没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
testbeach.rar_VHDL/FPGA/Verilog_Visual_C++_
testbeach.rar_VHDL/FPGA/Verilog_Visual_C++_
共2个文件
txt:2个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Visual
0 下载量
120 浏览量
2021-08-11
16:34:45
上传
评论
收藏
971B
RAR
举报
温馨提示
618特惠:¥9.90
19.90
适用于cpld或fpga,产生多种频率波形,
资源推荐
资源详情
资源评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:115
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:82
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:184
秒表verilog 实现,顶层模块,译码模块,计数模块
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:95
基于vhdl数字密码锁额外负担二十分我饿贫困方
Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:131
一本很好的学习FPGA的资料,主要讲verilog语言。
asdfg.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:95
Visual C++中计数器的编写规范和编程代码
spi42.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:182
该代码是为了配合VERILOG的测试,用C++模拟SPI4.2接口的时序功能,需要编译成.dll配合verilog仿真工具一起使用。
CCPRRIzipP.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:8
一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:36
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:129
步进电机定位控制系统,VHDL程序与仿真
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览:119
收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。
wangyong.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:48
用VHDL实现数字钟编码 ,这里是所有源代码和报告
Nios.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:187
5星 · 资源好评率100%
基于Nios多核驾驶疲劳检测系统设计FPGA疲劳检测
DDSforsinandcos.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:4
用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可
FPGAconfig.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:24
用NiosII软核配置FPGA的C语言源程序,比较经典,我用一年了,时序不需更改
Computer-Architecture-lab1.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:127
计算机组成实验作业1,fpga开发板,verilog语言编写
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:59
这是一篇关于在可编程逻辑器件(CPLD)上实现一个8 比特的图形处理器GPU的报告
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:23
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:44
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
扰码器Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:84
5星 · 资源好评率100%
实现扰码的功能,主要为64位在pcs子层传输的扰码器设计
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:136
小M序列发生器。序列长度为7。方便修改。
2.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:33
opnet modeler 仿真中的passive queuepc_fifo实例
controlcpu.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:80
控制cpu工作 充分利用cpu利用,可控制cpu在哪个核上工作
clock.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:52
1602lcd时钟程序,请有需要的下载,呵呵
SsraamzipR.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:106
sram 读写小程序源码,用verillog开发的,请各位高手指教
KEIL.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:108
循环led循环点亮 扫描 用程序控制灯的亮灭
收起资源包目录
testbeach.rar
(2个子文件)
zxur.txt
0B
波形发生器(含test beach).vhd.txt
2KB
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
4_base.apk.1
Flower_SS 3.txt
Flower_SS.txt
xiaomi system upload
xiaomi rom upload
xiaomi system upload
xiaomi system upload
xiaomi system upload
xiaomi system upload
Flower_SS.yaml
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功