没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
扰码器Verilog.rar_VHDL/FPGA/Verilog_VHDL_
扰码器Verilog.rar_VHDL/FPGA/Verilog_VHDL_
共1个文件
doc:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
5星
· 超过95%的资源
1 下载量
102 浏览量
2021-08-10
00:53:49
上传
评论
1
收藏
509KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
实现扰码的功能,主要为64位在pcs子层传输的扰码器设计
资源推荐
资源详情
资源评论
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:99
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:10
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:19
秒表verilog 实现,顶层模块,译码模块,计数模块
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:95
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
基于FPGA的任意波形发生器_fpga_FPGA波形_verilog波形_VHDL/FPGA/Verilog_verilog_源
浏览:105
5星 · 资源好评率100%
基于FPGA的任意波形发生器DDS
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:75
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:189
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
c_a.rar_C/A码_GPS VHDL_GPS Verilog code_GPS verilog_c_a
浏览:97
GPS中C/A码产生简单的Verilog逻辑产生
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:7
FIR滤波器,verilog/VHDL编写,可以正常使用
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:25
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
IIC_Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:48
IIC_Verilog 代码,用Verilog 描述IIC协议的
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:138
基于vhdl数字密码锁额外负担二十分我饿贫困方
UART.rar_VHDL-FPGA-Verilog_fpga_uart
浏览:31
Verilog实现UART数据收发,晶振默认50MHz,波特率默认9600
RS_Verilog.rar_RS-FEC_RS,FPGA_rs 码_verilog rs_vhdl
浏览:112
5星 · 资源好评率100%
RS码的FPGA实现,verilog语言形式,好参考资料
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:178
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
szz.rar_FPGA/Verilog闹钟_Verilog 时间_verilog 数字钟_数字钟 fpga_数字钟 veri
浏览:44
5星 · 资源好评率100%
verilog HDL 硬件描述语言 FPGA 数字钟的实现 调整时间 闹钟等功能
8051core-Verilog.rar_8051_8051 fpga_8051 vhdl fpga_fpga 8051 ver
浏览:110
8051的verilog内核,fpga里实现8051的话用得上
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:50
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:26
AlteraFPGA的选型及开发,FPGA型号命名规则等等
MAC_verilog.rar_Mac IP Verilog_ethmacverilog_tcp/ip verilog_tcp/
浏览:81
5星 · 资源好评率100%
以太网MAC网卡的Verilog源代码,可以节省TCP/IP协议的设计开发时间。
PWM_VerilogHDL.rar_PWM Verilog HDL _VHDL-FPGA-Verilog_altera_pw
浏览:69
5星 · 资源好评率100%
altera公司网站上的详细的PWM设计的Verilog hdl源程序,大多数都采用这个
SPI接口的verilog实现.rar_Master/Slave_SPI接口的verilog实现_onlyvgy_verilog
浏览:4
5星 · 资源好评率100%
SPI接口的verilog实现 slave master
fpga.rar_VHDL-FPGA-Verilog_fpga实训题目
浏览:7
螺及炸 實驗九題目 檔案 2.3MB Word 2007 文件 實驗九程式碼 檔案 9.7KB 純文字檔 LCD說明書(供參考) 檔案 237.8KB PDF 文件 實驗九預報 作業 實驗九預報(第二週) 作業 實驗九結報 作業
收起资源包目录
扰码器Verilog.rar
(1个子文件)
扰码器Verilog.doc
588KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
2301_77485312
2023-12-17
资源不错,内容挺好的,有一定的使用价值,值得借鉴,感谢分享。
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
电影领域-推荐算法-个性化内容-观影决策-电影推荐小程序.zip
如何使用MATLAB简介
GUI仿真资源:mmn排队系统仿真源代码,gui界面,实现动画仿真
零钱通个人作业(自用)
作品报告撰写和视频拍摄 - 全国大学生嵌入式芯片与系统设计竞赛应用赛道资料
作品报告撰写和视频拍摄 - 全国大学生嵌入式芯片与系统设计竞赛应用赛道资料
JAVA開發經驗分享第二版
Screenshot_2024-04-05-17-47-51-450_com.tencent.wemeet.app.jpg
objcio喵神出品 async/await
基于springboot的智能家居管理系统
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功