没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
ASIC.rar_VHDL/FPGA/Verilog_PPT_
ASIC.rar_VHDL/FPGA/Verilog_PPT_
共6个文件
ppt:6个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
PPT
0 下载量
109 浏览量
2021-08-11
19:43:54
上传
评论
收藏
10.86MB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
ASIC原理及应用讲义,不错的关于ASIC的学习资料。
资源推荐
资源详情
资源评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:132
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:162
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL-6.rar_VHDL/FPGA/Verilog_PPT_
浏览:167
VHDL language Tutorial
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:16
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
Example-8-1.rar_asic_fpga_system verilog_芯片 hdl
浏览:84
我的观点是Verilog和VHDL对于高手而言各有利弊,Verilog感觉更适合于RTL(寄存器传输级)的描述,而VHDL更适于System级的建模。 但是初学者强烈建议学习Verilog,更容易入手些,但是学习过程中一定要注意下面一点,...
asic.rar_CORDIC verilog_asic_cordic_cordic算法的Verilog实现_verilog
浏览:88
5星 · 资源好评率100%
cordic算法的Verilog实现已仿真成功
FPGA_AND_ASIC.rar_FPGA硬件接口_asic设计_logic gate_tool
浏览:81
数字电路(fpga/asic)设计就是逻辑电路的实现,这样子说太窄了,因为asic还有不少是模拟的,呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉),或者硬件...
ASIC_PMSM.rar_ ASIC_PMSM_asic_fpga foc_pmsm_同步电机 设计
浏览:171
5星 · 资源好评率100%
用ASIC芯片完成永磁同步电机的矢量控制系统的设计。
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:33
秒表verilog 实现,顶层模块,译码模块,计数模块
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:52
基于vhdl数字密码锁额外负担二十分我饿贫困方
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:189
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
ASIC.rar_ASIC_design_flow_asic
浏览:191
一個完整ASIC流程的說明文件,讓你完全了解IC Design Flow
sqrt.rar_FPGA 开方_FPGA 开方_FPGA 开根号_Verilog开平方根_verilog开方
浏览:135
3星 · 编辑精心推荐
VERILOG描述的开平方模块核,开方运算是FPGA或ASIC设计中所需要的核心运算模块。
ASIC.rar_asic_asic design project
浏览:45
ASIC完整设计实例,帮助初学者了解ASIC的设计流程
ASIC.rar_asic
浏览:196
ASIC中的异步时序设计文档,提供了ASIC设计中处理异步时序的方法
EDA.rar.rar_EDA.RAR_asic_逻辑
浏览:118
EDA技术,就是指以大规模可编程逻辑器件为设 计载体,以硬件描述语言为系统逻辑描述的主要表达方 式,以计算机、大规模可编程逻辑器件的开发软件及实验 ...门新技术,或称为IES/ASIC自动设计技术。
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:103
小M序列发生器。序列长度为7。方便修改。
VHDL-SUBWAY.rar_VHDL/FPGA/Verilog_VHDL_
浏览:190
基于QuartusII环境下的地铁自动售票系统
VHDL-zhengtongbutiqu.rar_VHDL/FPGA/Verilog_VHDL_
浏览:107
基于VHDL帧同步提取建模与设计 该设计主要是在一帧数据的前后插入巴克码
IIC_Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:189
IIC_Verilog 代码,用Verilog 描述IIC协议的
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:73
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
12.MULTIOPERAND REDUNDANT ADDERS ON FPGA.rar_VHDL/FPGA/Verilog_Verilog_
浏览:52
Although redundant addition is widely used to design parallel multi operand adders for ASIC implementations
DC.rar_DC综合_DESIGN COMPILER_asic_asic ppt_asic设计
浏览:189
Design Compiler流程,包括ASIC的设计流程及综合的详细说明
MAC_Transceiver.rar_Embedded Ethernet_FPGA 网口_MAC VHDL_data li
浏览:14
MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中...
高级ASIC芯片综合.rar_ASIC芯片_asic_高级ASIC
浏览:38
介绍数字芯片综合相关知识,这是一本讲知识与技术紧密结合的书,非常实用
Bist.rar_asic_asic bist_bist_site:www.pudn.com
浏览:19
介绍了ASIC设计过程中子检测模块设计的常用方法及注意事项
收起资源包目录
ASIC.rar
(6个子文件)
ASIC原理及应用讲义
封面.ppt
71KB
第4章 现场可编程逻辑器件的应用设计技术.ppt
4.51MB
第1章 数字逻辑与可编程逻辑的基础知识.ppt
2.12MB
第6章 应用实例设计.ppt
1.26MB
第5章 现场可编程逻辑系统的设计技巧.ppt
1.18MB
第2章 大规模现场可编程逻辑器件.ppt
3.32MB
共 6 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
27b0a55aa36ed02987252e6e7e28f944.mov
main.cpp
雨声.m4a
日志耗时统计工具,统计各个锚点之间的耗时
166666666666666666666
Open3D C++ 系列教程源代码(四)动画 Tick事件
excel实验报告(2).zip
lab7_02.c
web.zip
基于 SpringCloud 和 Vue3 的OA系统
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功