没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
CLOCK.rar_VHDL/FPGA/Verilog_VHDL_
CLOCK.rar_VHDL/FPGA/Verilog_VHDL_
共31个文件
vhd:7个
rpt:5个
summary:3个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
34 浏览量
2021-08-11
18:12:13
上传
评论
收藏
57KB
RAR
举报
温馨提示
618特惠:¥9.90
19.90
数字时钟的实现,能够显示时间,包括时,分,秒的信息。
资源推荐
资源详情
资源评论
clock.rar_VHDL/FPGA/Verilog_VHDL_
浏览:152
基于VHDL的多功能闹钟,可以实现整点报时,设置闹钟时间,在数码管上面显示。
Clock.rar_VHDL/FPGA/Verilog_VHDL_
浏览:142
FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现
digital-clock.rar_VHDL/FPGA/Verilog_VHDL_
浏览:194
Digital clock vhdl code
simple_dual_port_ram_single_clock.rar_VHDL/FPGA/Verilog_VHDL_
浏览:156
5星 · 资源好评率100%
Simple Dual-Port RAM with different read/write addresses but single read/write clock
spi-master-verilog_and_VHDL
浏览:173
GITHUB上一个非常好用的SPI开源代码,代码风格极好,注释清晰,结构简单,使用方便,初学者可以作为学习参考,有Verilog和VHDL两个版本。 -----------------------------------------------------------------------...
clock_divider.rar_VHDL/FPGA/Verilog_VHDL_
浏览:190
clock divider for fpga in verilog and vhdlit contains counter.vhd clock1.v clock_divider.doc
clock-divider.rar_VHDL/FPGA/Verilog_VHDL_
浏览:62
clock generator vhdl code
Written_in_VHDL_Digital_Clock_Design.rar_VHDL/FPGA/Verilog_VHDL_
浏览:100
5星 · 资源好评率100%
VHDL语言编写的数字钟设计Digital Clock Design
clock.rar_VHDL/FPGA/Verilog_Verilog_
浏览:42
自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。
random1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:161
Random binary sequence generator using four flip-flops. It does not require any external input except clock.
wave_gen_timing.rar_VHDL/FPGA/Verilog_VHDL_
浏览:10
Clock generation in VHDL
clock.zip_VHDL/FPGA/Verilog_Verilog_
浏览:78
基于verilog的FPGA数字时钟,用ISE建的工程
digital_clock.rar_VHDL/FPGA/Verilog_Others_
浏览:51
verilog hdl digital clk
Atomic-Clock.zip_VHDL/FPGA/Verilog_Visual_C++_
浏览:75
Atomic-Clock.zip源码
FPGA电子钟.zip_VHDL/FPGA/Verilog_Verilog_
浏览:27
5星 · 资源好评率100%
FPGA alarm clock verilog
clock.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:104
1602lcd时钟程序,请有需要的下载,呵呵
LCD_timer_clock.rar_VHDL/FPGA/Verilog_C/C++_
浏览:61
液晶定时器时钟,通过定时器控制时间显示在lcd上
Qt 5实现串口调试助手 (源工程文件、0积分下载)
浏览:66
5星 · 资源好评率100%
基于Qt 5实现串口调试助手,程序仅供参考,修改了之前十六进制接收0xA0--0xFF有误的问题,新增了窗口自适应(ui文件设置栅格),文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
浏览:92
5星 · 资源好评率100%
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下: 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
AutoSAR标准协议4.2.2
浏览:184
5星 · 资源好评率100%
AutoSAR标准协议规范4.2.2,里面包含了AutoSAR组织所规定的AutoSAR架构的标准规范协议原文档。对AutoSAR的学习有一定的借鉴意义
光伏-储能并网系统仿真.rar
浏览:158
5星 · 资源好评率100%
该文件是清华大学储能课的期末大作业。用SIMULINK搭建了一个完整的光伏-储能并网系统。我的博客中介绍了系统实现的具体方法,欢迎查看!
XCP协议的规范文档
浏览:67
5星 · 资源好评率100%
XCP协议的原规范文档,主要包含了Part1-5共5个部分,其中第三部分又分为CAN、以太网和Sxl等。对于XCP协议的开发者和学习者有借鉴意义
GD32替换STM32注意事项.pdf
浏览:11
3星 · 编辑精心推荐
GD32 介绍与 STM32 兼容性汇总。STM32的代码直接在GD32上运行需要小部分的修改。按教程做对应修改就行哈。
NPPJSONViewer.zip
浏览:60
4星 · 用户满意度95%
NodePad++ JSON格式化插件
CANoe通过CAPL脚本实现自动测试
浏览:195
现在汽车行业用vector的工具进行自动测试,但是该自动测试模板很少,本案例是分享CAPL脚本自动化测试的模板,和自动控制测试步骤的XML模板,使用过程可以通过本人分享的文档来实现工程的建立到自动测试的完成。通过CAPL脚本+XML控制测试步骤,实现自动测试,生成测试报告。
蓝牙BLE协议中文版.pdf
浏览:199
蓝牙BLE协议中文版,帮助初学者更快掌握协议内容。协议为SIG官方协议的中文版,所有协议内容均与英文原版协议内容保持一致
VS2015安装证书,JavaScript_ProjectSystem.msi,JavaScript_LanguageService.msi
浏览:4
3星 · 编辑精心推荐
vs2015.iso包安装,不然会卡在安装包丢失或损坏
BaiduOCR.zip
浏览:189
5星 · 资源好评率100%
按键精灵百度文字识别 自定义库 使用说明参考:https://blog.csdn.net/sinat_22215253/article/details/118272746
AD20官方中文教程.pdf
浏览:185
官方提供的入门教材,其中重点讲解了一个简易电路板的开发过程,从元器件的选择,元器件的布置,到最后的产品输出,比较完整的一个实例,适合初次使用软件的开发人员使用。
收起资源包目录
CLOCK.rar
(31个子文件)
CLOCK
clock_tp.sof
275KB
clock_tp.flow.rpt
4KB
clock_tp.fit.eqn
21KB
clock_tp.map.summary
378B
DELED.vhd
886B
clock_tp.vhd
4KB
MINUTE.vhd
995B
clock_tp.qws
3KB
clock_tp.fit.summary
442B
clock_tp.done
26B
HOUR.vhd
669B
SELTIME.vhd
1KB
clock_tp.tan.summary
3KB
db
clock_tp_cmp.qrpt
0B
clock_tp.eco.cdb
141B
clock_tp.sld_design_entry.sci
134B
clock_tp.db_info
136B
clock_tp_assignment_defaults.qdf
26KB
clock_tp.qpf
946B
clock_tp.fit.rpt
76KB
clock_tp.bdf
21KB
SECOND.vhd
903B
clock_tp.pof
512KB
cmp_state.ini
2B
ALERT.vhd
1KB
clock_tp.qsf
3KB
clock_tp.map.eqn
16KB
clock_tp.map.rpt
19KB
clock_tp.tan.rpt
146KB
clock_tp.pin
29KB
clock_tp.asm.rpt
8KB
共 31 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
分别统计字母数字其它字符的个数 (1).py
react+framer实现点击下拉180°旋转
实验29,相关资源,代码
医院电子病历管理系统 SSM+JSP+MySQL
C++中的stringstream类:深入教学与实践
Qt教程一、安装Qt6
高分项目,PID-平衡球-可以骑的球平衡器iRoll(源码+文档)
Fortran文件I/O操作教学
编程实战项目:基于CS架构和ASP.NET技术的企业人事管理系统的设计与实现(含源代码)
毕设项目:基于CS结构的企业人事管理系统的设计与实现(ASP.NET+源代码)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功