没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
sp12-51.rar_VHDL/FPGA/Verilog_Visual_C++_
sp12-51.rar_VHDL/FPGA/Verilog_Visual_C++_
共2个文件
txt:2个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Visual
0 下载量
33 浏览量
2021-08-11
16:40:20
上传
评论
收藏
1KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
SP12 用51开发的this a good thing.you will like it.I promise.
资源推荐
资源详情
资源评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:114
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:13
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:107
基于vhdl数字密码锁额外负担二十分我饿贫困方
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:149
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:83
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
ref-sdr-sdram-vhdl.rar_FPGA SDR_FPGA VHDL_SDR vhdl _VHDL FPGA SD
浏览:84
FPGA连接SDRAM的源程序,VHDL语言实现,功能基本完全。应用效果好。
UART.rar_VHDL-FPGA-Verilog_fpga_uart
浏览:44
Verilog实现UART数据收发,晶振默认50MHz,波特率默认9600
Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:69
一本很好的学习FPGA的资料,主要讲verilog语言。
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:111
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:119
秒表verilog 实现,顶层模块,译码模块,计数模块
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:89
步进电机定位控制系统,VHDL程序与仿真
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:69
FIR滤波器,verilog编写,可以正常使用,很好
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:77
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
ARM-DSP-FPGA.rar_DSP_FPGA_vhdl_dsp_dsp fpga_fpga arm_fpga dsp
浏览:193
ARM-DSP-FPGA三者的区别,有助于初学者选型
5M_0.5M_LPF_VHDL/FPGA/Verilog_verilog_VHDLFIR滤波器_Veriloglpf_egs9
浏览:31
FIR滤波器,verilog/VHDL编写,可以正常使用
Example-8-1.rar_asic_fpga_system verilog_芯片 hdl
浏览:53
我的观点是Verilog和VHDL对于高手而言各有利弊,Verilog感觉更适合于RTL(寄存器传输级)的描述,而VHDL更适于System级的建模。 但是初学者强烈建议学习Verilog,更容易入手些,但是学习过程中一定要注意下面一点,...
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:123
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:60
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:21
这是一篇关于在可编程逻辑器件(CPLD)上实现一个8 比特的图形处理器GPU的报告
扰码器Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:76
5星 · 资源好评率100%
实现扰码的功能,主要为64位在pcs子层传输的扰码器设计
VHDL-zhengtongbutiqu.rar_VHDL/FPGA/Verilog_VHDL_
浏览:145
基于VHDL帧同步提取建模与设计 该设计主要是在一帧数据的前后插入巴克码
sha-1.rar_SHA_SHA-1 VHDL_sha vh_sha-1.v_verilog sha
浏览:84
本算法基于leon2协处理器接口标准,内含testbench,在modelsim中仿真通过,在ise9.2中综合及后仿真通过。
fpga.rar_VHDL-FPGA-Verilog_fpga实训题目
浏览:94
螺及炸 實驗九題目 檔案 2.3MB Word 2007 文件 實驗九程式碼 檔案 9.7KB 純文字檔 LCD說明書(供參考) 檔案 237.8KB PDF 文件 實驗九預報 作業 實驗九預報(第二週) 作業 實驗九結報 作業
EDA-FPGA-traffic.rar_VHDL交通灯_fpga
浏览:117
5星 · 资源好评率100%
该设计严格按照现实中的交通灯设计,利用vhdl硬件描述语言实现,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,...
Key_Dis---1.rar_VHDL数码管按键_vhdl 按键次数
浏览:24
5星 · 资源好评率100%
实现键盘动态扫描,按键次数在数码管上显示,属于FPGA基础应用程序
Relative-frequency-analyzer-FPGA.rar_vhdl
浏览:80
相频分析仪FPGA,测试代码,大学时写的,供大家参考
收起资源包目录
sp12-51.rar
(2个子文件)
sp12 51.txt
5KB
zxur.txt
0B
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
RISE - Ultimate Project Manager & CRM 3.6.1 中文语言包
基础阶段-Intellij IDEA 配置Maven.pdf
最新最全的中国高校大学名单.xlsx
python OpenSSL 安装模块
95版植物大战僵尸.zip
三菱PLC FX5-40SSC-S同步控制篇.pdf
西安军工研究所工厂名录
复习课(1).ipynb
PL/SQL 15,02 windows 64位安装包
三菱PLC FX5CPU模块FB参考
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功