计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，...
需积分: 18 115 浏览量
2009-04-07
09:15:07
上传
评论 1
收藏 313KB DOC 举报
二进制计数器
来自 EEWiki.
跳转到: 导航, 搜索
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的
个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中
的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。按时钟脉冲输入方式的不同，可分为同步计数器和异步计
数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过
程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。
二进制异步计数器:
1.二进制异步加计数器
电路结构
以三位二进制异步加法计数器为例，如图 8.4.1 所示。该电路由 3 个上升沿触
发的 D 触发器组成，具有以下特点:每个 D 触发器输入端接该触发器 Q 端信号，
因而 Q n＋1＝Q n，即各 D 触发器均处于计数状态;计数脉冲加到最低位触发
器的 C 端，每个触发器的 Q 端信号接到相邻高位的 C 端。
(2)原理分析:
假设各触发器均处于 0 态，根据电路结构特点以及 D 触发器工作特性，不难得
到其状态图和时序图，它们分别如图 8.4.2 和图 8.4.3 所示。其中虚线是考虑
触发器的传输延迟时间 tpd 后的波形。
剩余11页未读，继续阅读
资源评论
