基于FPGA的倒计时系统的设计.doc资源-CSDN文库

版权申诉

170 浏览量 2023-06-20 15:30:41 上传评论收藏 34KB DOC 举报

资源推荐

资源详情

资源评论

基于 FPGA 的倒计时系统的设计

1、引言:

VHDL（Very High Speed Integrated Circuit Hardware Description

Language,超高速集成电路硬件描述语言）诞生于 1982 年，是由美国国防部开

发的一种快速设计电路的工具，目前已经成为 IEEE（The Institute of Electrical

and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系

统的设计方法，VHDL 具有多层次描述系统硬件功能的能力，支持自顶向下（Top

to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解

硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框

图一级用 VHDL 对电路的行为进行描述，并进行仿真和纠错，然后在系统一级

进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到

具体的 FPGA 器件中去，从而实现可编程的专用集成电路（ASIC）的设计。

倒计时系统是一个常用的电路系统,如香港回归倒计时,评估倒计时,篮球比

赛中 24 秒进攻倒计时等等。倒计时系统的实现也有许多的方法,如用单片机控制，

用 FPGA 编程等。.用 VHDL 语言设计可以使整个系统大大简化，提高整体的性

能和可靠性。具有体积小、可靠性高、功耗低的特点。本文就是用 VHDL 语言

设计一个用于篮球比赛的 24 秒倒计时器。

2、关键词: VHDL,波形仿真,倒计时系统.

3、倒计时系统的工作原理:

在 NBA 比赛中有一个 24 秒进攻规则，即从获取球权到投篮击中篮板、篮

框、命中或投篮被侵犯，其有效时间合计不能超过 24 秒，否则被判违例，将失

去球权.在此过程中，设置 24 秒、暂停倒计时或者中途终止 24 秒(即球权归对方)

均由裁判控制。本文就是用 VHDL 语言设计一个用于篮球比赛的 24 秒倒计时器，

并且设置了 24 秒预设键 K1、倒计时启动键 K2 和倒计时暂停键 K3，并将计时

精度设置为 0.1 秒。各按键具体功能如下：K1 键按下，LED 灯显示 24 秒；K2

键按下，倒计时；K3 键按下，计时停止.并用数码管分别显示。

4、设计实现

4.1 系统方框图的划分和结构设计: 该系统可划分为以下几个模块：脉冲发生器

(10HZ)模块、计数和状态控制模块、数码管显示模块。下面简要介绍一下各个

模块的功能:

(1)脉冲发生器(COUNT_T)：用于产生一个 10HZ(0.1 秒)的脉冲，来供计数

模块计数使用.因为该倒计时系统的计时要精确到 0.1 秒，所以要有一个

0.1 秒脉冲发生器.

(2)计数与状态控制模块(SEC_1):本模块有三个按键 K1、K2 和 K3。当 K1

按下时，进入状态 S2，计数器被置值为 24 秒；当 K2 按下时，进入状

态 S1，计数器开始倒计时；当 K3 按下时，进入状态 S0，则停止计数。

(3)数码管显示模块(LED_2)：该模块用于把计数的值动态显示在数码管上。

系统的顶层电路如下所示：

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余5页未读，立即下载

内容反馈

版权申诉

omyligaga

粉丝: 97
资源: 2万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip