没有合适的资源?快使用搜索试试~ 我知道了~
EDA总结知识点.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 1 下载量 127 浏览量
2022-11-07
14:43:07
上传
评论
收藏 665KB PDF 举报
温馨提示
试读
24页
。。。
资源推荐
资源详情
资源评论
EDA 总结知识点
EDA 总结知识点:
第一章
的定义: 是电子设计自动化的概念发展起来的。
狭义 EDA 和广义 EDA,本书我们主要研究的是狭义的 EDA。
狭义 EDA:以大规模可编程逻辑器件为设计载体,以硬件描述语
言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器
件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自
动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化
简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真等等一系
列的工作,最终形成集成电子系统或专用集成芯片的新技术。也称为:
IES/ASIC 自动设计技术。
广义的 EDA:包括狭义的 EDA,还包括计算机辅助分析 CAA 技术
用软件的方式设计硬件
用软件方式设计的系统到硬件系统的转换是有关的开发软件完
成 设计过程中可用有关软件进行各种仿真; 系统可现场编程,在线
升级;
整个系统可集成在一个芯片上,体积小、功耗低、可靠性高; EDA
技术进入 21 世纪后得到了更大的发展,主要表现在:
1)使得电子设计成果以自主知识产权的方式得以明确表达和确
认成为可能; 2)在仿真和设计两个方面支持标准语言的功能强大的
2016
1 / 24
EDA 软件不断推出;
3)电子技术领域全方位融入 EDA 领域,例如:软件无线电的迅
速崛起,模拟电路系统硬件描述语言的表达和设计的标准化,系统可
编程模拟器件的出现等
4)电子领域各学科的界限更加模糊,互为包容:模拟与数字,软
件与硬件、系统与器件、ASIC 与 FPGA、行为与结构等。
5)更大规模的 FPGA/CPLD 器件的不断推出;
6)用于 ASIC 设计的标准单元的推出,该标准单元已涵盖大规模
电子系统以及复杂 IP 模块。
7)软硬件 IP 核在电子行业的产业领域得到进一步的确认。 8)
soc 高效低成本设计技术的成熟; 9)系统级行为验证硬件描述语言
的出现,使得复杂电子系统的设计和验证变简单。 10)在 FPGA 上实
现 DSP 的应用; 11)嵌入式处理器软核的成熟;
1、3 硬件描述语言:主要包括:VHDL Verilog HDL System Verilog
System C
VHDl 语言具有很强的电路描述和建模能力
VHDl 语言具有与具体硬件电路无关和与设计平台无关的优点 主
要的描述设计方法:
1)自顶向下 2)自底向上 3)混合方法。
综合器在接受 VHDL 程序并准备对其综合前,必须获得与最终实
现设计电路硬件特征相关的工艺库的信息,以及获得优化综合的约束
2016
2 / 24
条件。主要的约束条件有:
设计规则 时间约束 面积约束
通常我们要求时间约束的优先级高于面积约束。 本图可能出简
答题:
传统的电子设计方法主要采用手工设计,主要缺点: 1)复杂电
路的设计调试困难 2)查找和修改错误不便
3)不易管理设计过程中的大量文档
4)设计实现过程与具体的生产工艺直接相关,可移植性差; 5)
只有设计出样机和‘生产出芯片才可以实测 EDA 技术的优点:
1)采用硬件描述语言作为设计输入,具有保证设计过程中的正
确性,可以降低设计成本,缩短设计周期。
2)库的引入
3)设计文档的管理
4)强大的系统建模、电路仿真功能。 5)具有自主知识产权 6)
开发技术的标准化
6)开发技术的标准化,规范化和IP 核的可重用性。设计语言的
标准化,不会于设计对象的不同而改变;EDA 软件平台支持任何标准
化的设计语言;设计成果的通用性,良好的可移植性和可测性。
7)适用于高效率大规模系统设计的自顶向下设计方案 8)全方
位利用计算机自动设计仿真和测试 9)对于设计者的硬件知识和硬件
经验要求较低
2016
3 / 24
10)与以 CPU 为主的电路系统相比较,EDA 技术具有更好的高速
性能。 11)纯硬件系统的高可靠性 EDA 设计流程
图形输入通常包括原理图输入、状态图输入和波形图输入三种常
用方法。 适配所选定的目标器件必须属于原综合器指定的目标器件
系列。通常,EDA 软件中的综合器可专业的第三方 EDA 公司提供,而
适配器则需 PPGA/CPLD 供应商提供。因为适配器的适配对象直接与器
件的结构细节相对应。
时序仿真的仿真文件必须来自针对具体器件的综合器与适配器。
功能仿真过程不涉及任何具体器件的硬件特性
FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原理。
通常的分类方法是: 以乘积项结构方式构成逻辑行为的器件称为
CPLD,如 LATTICE ISPLSI 的系列、XILINX 的 XC9500 系列、ALTERA
的 MAX7000S 系列和 LATTICE 的 MACH 系列等。
以查表法结构方式构成逻辑行为器件称为 FPGA,XILINX 的
SPARTAN、ALTERA 的 FLEX10K、ACEXIK 或 CYCLONE 系列等。
EDA 工具大致可以分为如下五个模块:设计输入编辑器。HDL 综
合器。仿真器。适配器。下载器。
IP:知识产权核或者知识产权模块。 IP 分为软 IP,固 IP 和硬
IP
软 IP--用 VHDL 等硬件描述语言描述的功能块,但是并不涉及用
什么具体电路元件实现这些功能。
2016
4 / 24
固 IP--完成了综合的功能块。
硬 IP--供设计的最终阶段产品--掩膜
第二章
可编程逻辑器件,有 6 个系列:ispLSI1000、2000、3000、5000、
6000 和 8000 系列
Xilinx:SRAM 工艺叫 FPGA; FLASH 工艺叫 CPLD; ALTERA:
MAX,即现场可编程门阵列它是在PAL、GAL、CPLD 等可编程器件的基
础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制
电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路数有限的缺点。
以下是了解内容:①CPLD 更适合完成各种算法和组合逻辑,FPGA
更适合于完成时序逻辑。换句话说,FPGA 更适合于触发器丰富的结
构,而 CPLD 更适合于触发器有限而乘积项丰富的结构。
②CPLD 的连续式布线结构决定了它的时序延迟是均匀的和可预
测的,而 FPGA 的分段式布线结构决定了其延迟的不可预测性。
③在编程上 FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具
有固定内连电路的逻辑功能来编程,FPGA 主要通过改变内部连线的
布线来编程;FPGA 可在逻辑门下编程,而 CPLD 是在逻辑块下编程。
④FPGA 的集成度比 CPLD 高,具有更复杂的布线结构和逻辑实现。
2016
5 / 24
剩余23页未读,继续阅读
资源评论
- lier45203692024-03-25资源很好用,有较大的参考价值,资源不错,支持一下。
春哥111
- 粉丝: 1w+
- 资源: 5万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功