没有合适的资源?快使用搜索试试~ 我知道了~
可控脉冲发生器的设计EDA课设报告.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 1 下载量 133 浏览量
2022-06-21
04:37:18
上传
评论
收藏 1.01MB PDF 举报
温馨提示
试读
21页
可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf可控脉冲发生器的设计EDA课设报告.pdf
资源详情
资源评论
资源推荐
可控脉冲发生器的设计
一、设计目的
1.了解可控脉冲发生器的实现机理。
2.学会用示波器观察 FPGA 产生的信号。
3.学习用 VHDL 编写复杂功能的代码。
二、设计原理
1.EDA 是电子设计自动化(Electronic Design Automation)
的缩写。EDA 技术就是依赖功能强大的计算机,在 EDA 工具软件
平台上,对以硬件描述语言 HDL (Hardware Description
Language)为系统逻辑描述手段完成的设计文件,自动地完成逻
辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试,
直至实现既定的电子线路系统功能。EDA 技术使设计者的工作仅
局限于利用软件的方式来完成对系统硬件功能的实现,可以说
EDA 技术的产生与发展是电子设计技术的一个巨大进步。EDA 技
术融合了众多电子设计技术和计算机辅助技术,使得它在现代电
子学方面的应用越来越广泛,也成为电子、电气类大学生必须熟
练掌握的一种设计工具。
2.VHDL 是英文全名是 VHSIC(Very High Speed Integrated
Circuit) Hardware Description Language,是硬件描述语言的
业界标准之一。VHDL 语言功能强大、设计灵活。 VHDL 语言可
以用简洁明确的源代码来描述复杂的逻辑控制,它具有多层
次的设计描述功能,层层细化,最后可直接生成电路级描述。
1
VHDL 支持同步电路、异步电路和随机电路的设计,这是
其他硬件描述语言虽不能比拟的。 VHDL 还支持多种设计方法,
既支持自底向上的设计,又支持自顶向下的设计;既支持模
块化设计,又支持层次化设计。
由于 VHDL 已经成为 IEEE 标准所规定的硬件描述性语言,
目前大多数 EDA 工具几乎都支持 VHDL 。因为 VHDL 易读和结
构化且易于修改设计所以在硬件电路设计过程中, VHDL 语
言得到广泛应用。
VHDL 语言易于共享和复用。 VHDL 采用基于库( Library )
的设计方法,可以建立各种可再次利用的模块。这些模块可
以预先设计或使用以前设计中的存档模块,将这些模块存放
到库中,就可以在以后的设计中进行复用,可以使设计成果
在设计人员之间进行交流和共享,减少硬件电路设计。
VHDL 丰富的仿真语句和库函数,使得在任何大系统的设
计早期就能查验设计系统的功能可行性,随时可对设计进行
仿真模拟。 VHDL 语句的行为描述能力和程序结构决定了它具
有支持大规模设计的分解和已有设计的再利用功能。这个特
点很好的符合了市场需求。 对于用 VHDL 完成的一个确定的设
计,可以利用 EDA 工具进行逻辑综合和优化, 并自动的把 VHDL
描述的设计转变成门级网表。总之,由于 VHDL 语言有的这些
优良的特点,它被广泛的应用在电子线路和电子系统的设计
中。
2
3.Quartus II 是 Altera 公司的综合性 PLD/FPGA 开发软件,
支持原理图、 VHDL、VerilogHDL 以及 AHDL(Altera Hardware
Description Language)等多种设计输入形式,内嵌自有的综合
器以及仿真器,可以完成从设计输入到硬件配置的完整 PLD 设计
流程。
Quartus II 可以在 XP、Linux 以及 Unix 上使用,除了可以
使用 Tcl 脚本完成设计流程外,提供了完善的用户图形界面设计
方式。具有运行速度快,界面统一,功能集中,易学易用等特点。
Quartus II 支持 Altera 的 IP 核,包含了 LPM/MegaFunction
宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的
复杂性、加快了设计速度。对第三方EDA 工具的良好支持也使用
户可以在设计流程的各个阶段使用熟悉的第三方 EDA 工具。
此外,Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink
相结合,可以方便地实现各种 DSP 应用系统;支持 Altera 的片
上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、
可编程逻辑设计于一体,是一种综合性的开发平台。
4.脉冲发生器就是要产生一个脉冲波形,而可控脉冲发生器
则是要产生一个周期和占空比可变的脉冲波形。可控脉冲发生器
的实现原理比较简单,可以简单的理解为一个计数器对输入的时
钟信号进行分频的过程。通过改变计数器的上限值来达到改变周
期的目的,通过改变电平翻转的阈值来达到改变占空比的目的。
下面举个简单的例子来说明其工作原理。
假如有一个计数器 T 对时钟分频,其计数的范围是从 0~N,
3
另取一个 M(0≤M≤N),若输出为 Q,那么 Q 只要满足条件
时,通过改变 N 值,即可改变输出的脉冲波的周期;改变 M 值,
即可改变脉冲波的占空比。这样输出的脉冲波的周期和占空比分
别为:
周期 (N 1)T
CLOCK
M
占空比 100%
N 1
1
Q
0
0 T M
M T N
三、设计内容
编写实现可控脉冲发生器程序,通过脉冲周期和占空比改变
实现不同脉冲的输出。用 QuartusII 软件对设计进行编译、综合、
仿真,给出相应的时序仿真波形和硬件电路图。
四、设计流程
1.程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
4
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CC IS
PORT( CLK: IN STD_LOGIC; --时钟输入
RST : IN STD_LOGIC; --复位输入
NU,ND : IN STD_LOGIC; --输入:控制频率的改
变
MU,MD : IN STD_LOGIC; --输入:控制占空比的
改变
FOUT : OUT STD_LOGIC --波形输出
);
END CC;
ARCHITECTURE BEHAVE OF CC IS
SIGNAL N_BUFFER,M_BUFFER:STD_LOGIC_VECTOR(10
DOWNTO 0);
SIGNAL N_COUNT :STD_LOGIC_VECTOR(10 DOWNTO 0);
SIGNAL CLKIN : STD_LOGIC;
SIGNAL CLK_COUNT : STD_LOGIC_VECTOR(12 DOWNTO
0); --产生一个低速时钟,用于按键判断
5
剩余20页未读,继续阅读
不吃鸳鸯锅
- 粉丝: 8254
- 资源: 2万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- CDUI(ChangDi UI)是一款基于Firefox OS的第三方启动器
- Android动画介绍-估值器
- Android动画介绍-插值器
- C#中的WinForm组件的简单使用(包含详细教程)
- STM32+HC05手机蓝牙点灯
- Screenshot_2024-05-02-10-55-26-27_9d26c6446fd7bb8e41d99b6262b17def.jpg
- 556332199775938最终结果 +两套代码.zip
- 基于原型的切比雪夫低通滤波器设计理论(插入损耗法)的ADS工程
- 一个简单好用的redis缓存图形化管理工具,包含redis的5种数据类型的CRUD操作
- Android动画介绍-帧动画
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论1