数电实验报告：实验2-组合逻辑电路138.pdf
版权申诉
86 浏览量
2022-10-19
18:06:56
上传
评论
收藏 181KB PDF 举报
广 东 海 洋 大 学 学 生 实 验 报 告 书 （ 学 生 用 表 ）
实验名称
学院(系)
学生姓名 学号
专业
课程名称
实验地点
GDOU-B-11-112
课程号
班级
实验日期
实验 2 组合逻辑电路——138 芯片
一、实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用
二、实验原理
译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的
状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、
终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如 2 线－4 线、3 线－8 线和 4 线
－16 线译码器。若有 n 个输入变量，则有 2 个不同的组合状态，就有 2 个输出端供其使用。而每一个输
n n
出所代表的函数对应于 n 个输入变量的最小项。
以 3 线－8 线译码器 74LS138 为例进行分析，图 6－1(a)、(b)分别为其逻辑图及引脚排列。
其中 A
2
、A
1
、A
0
为地址输入端，
Y
0
～
Y
7
为译码输出端，S
1
、
S
2
、
S
3
为使能端。
表 6－1 为 74LS138 功能表
当 S
1
＝1，
S
2
＋
S
3
＝0 时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均
无信号（全为1）输出。当S
1
＝0，
S
2
＋
S
3
＝X 时，或 S
1
＝X，
S
2
＋
S
3
＝1 时，译码器被禁止，所有输出
同时为 1。
(a) (b)
图 6－1 3－8 线译码器 74LS138 逻辑图及引脚排列
22
资源评论
