江苏大学计算机 10 数字逻辑电路设计报告
用两个 74160 连成的 60 进制计数器，原图及生成的器件如下：
生成的六十进制计数器
（2）校时模块
校时模块设计要求实现校时，校分以及清零功能。
*按下校时键，小时计数器迅速递增以调至所需要的小时位。
*按下校分键，分计数器迅速递增以调至所需要的分位。
*按下清零键，将秒计数器清零。
注意事项：
①
在校分时，分计数器的计数不应对小时位产生影响，因而需
要屏蔽此时分计数器的进位信号以防止小时计数器计数。
②
利用 D 触发器进行按键抖动的消除 ，因为 D 触发器是边沿
触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，
- 4 -
评论0
最新资源