REM
REM Vivado(TM)
REM htr.txt: a Vivado-generated description of how-to-repeat the
REM the basic steps of a run. Note that runme.bat/sh needs
REM to be invoked for Vivado to track run status.
REM Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
REM
vivado -log mdio_rw_test.vdi -applog -m64 -product Vivado -messageDb vivado.pb -mode batch -source mdio_rw_test.tcl -notrace
没有合适的资源?快使用搜索试试~ 我知道了~
FPGA XC7A100T驱动MDIO接口读写数据(Verilog HDL实现).zip
共113个文件
rst:18个
pb:17个
xml:16个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
4星 · 超过85%的资源 1 下载量 101 浏览量
2023-04-04
16:47:00
上传
评论 2
收藏 920KB ZIP 举报
温馨提示
FPGA XC7A100T驱动程序,Verilog HDL实现。 项目代码可直接编译运行~
资源推荐
资源详情
资源评论
收起资源包目录
FPGA XC7A100T驱动MDIO接口读写数据(Verilog HDL实现).zip (113个子文件)
__synthesis_is_complete__ 0B
runme.bat 229B
runme.bat 229B
mdio_rw_test.bit 3.65MB
mdio_rw_test_routed.dcp 206KB
mdio_rw_test_physopt.dcp 190KB
mdio_rw_test_placed.dcp 188KB
mdio_rw_test_opt.dcp 153KB
mdio_rw_test.dcp 40KB
usage_statistics_webtalk.html 31KB
usage_statistics_ext_labtool.html 3KB
.xsim_webtallk.info 59B
vivado.jou 750B
vivado.jou 745B
ISEWrap.js 8KB
ISEWrap.js 8KB
rundef.js 1KB
rundef.js 1KB
runme.log 31KB
runme.log 28KB
labtool_webtalk.log 380B
mdio_rw_test.lpr 343B
vivado.pb 52KB
place_design.pb 14KB
route_design.pb 12KB
opt_design.pb 12KB
write_bitstream.pb 4KB
init_design.pb 3KB
phys_opt_design.pb 2KB
mdio_rw_test_power_summary_routed.pb 722B
mdio_rw_test_utilization_placed.pb 276B
mdio_rw_test_utilization_synth.pb 276B
vivado.pb 149B
mdio_rw_test_methodology_drc_routed.pb 52B
mdio_rw_test_timing_summary_routed.pb 52B
mdio_rw_test_route_status.pb 44B
mdio_rw_test_drc_routed.pb 37B
mdio_rw_test_drc_opted.pb 37B
mdio_rw_test_bus_skew_routed.pb 30B
mdio_rw_test_io_placed.rpt 144KB
mdio_rw_test_clock_utilization_routed.rpt 15KB
mdio_rw_test_methodology_drc_routed.rpt 14KB
mdio_rw_test_utilization_placed.rpt 9KB
mdio_rw_test_power_routed.rpt 8KB
mdio_rw_test_timing_summary_routed.rpt 8KB
mdio_rw_test_utilization_synth.rpt 7KB
mdio_rw_test_control_sets_placed.rpt 4KB
mdio_rw_test_drc_routed.rpt 2KB
mdio_rw_test_drc_opted.rpt 2KB
mdio_rw_test_bus_skew_routed.rpt 921B
mdio_rw_test_route_status.rpt 588B
mdio_rw_test_power_routed.rpx 62KB
mdio_rw_test_methodology_drc_routed.rpx 21KB
mdio_rw_test_timing_summary_routed.rpx 14KB
mdio_rw_test_drc_routed.rpx 2KB
mdio_rw_test_drc_opted.rpx 2KB
mdio_rw_test_bus_skew_routed.rpx 1KB
.vivado.begin.rst 226B
.vivado.begin.rst 226B
.route_design.begin.rst 189B
.write_bitstream.begin.rst 189B
.opt_design.begin.rst 189B
.phys_opt_design.begin.rst 189B
.place_design.begin.rst 189B
.init_design.begin.rst 189B
.vivado.end.rst 0B
.init_design.end.rst 0B
.write_bitstream.end.rst 0B
.Vivado_Implementation.queue.rst 0B
.route_design.end.rst 0B
.phys_opt_design.end.rst 0B
.place_design.end.rst 0B
.opt_design.end.rst 0B
.vivado.end.rst 0B
.Vivado_Synthesis.queue.rst 0B
ISEWrap.sh 2KB
ISEWrap.sh 2KB
runme.sh 1KB
runme.sh 1KB
mdio_rw_test.tcl 7KB
mdio_rw_test.tcl 3KB
htr.txt 409B
htr.txt 401B
mdio_dri.v 11KB
mdio_ctrl.v 6KB
mdio_rw_test.v 3KB
mdio_rw_test.vdi 28KB
mdio_rw_test.vds 31KB
synthesis.wdf 5KB
gui_handlers.wdf 4KB
project.wdf 4KB
java_command_handlers.wdf 1KB
synthesis_details.wdf 100B
project.wpc 121B
mdio_rw_test_propImpl.xdc 2KB
mdio_rw_test.xdc 632B
usage_statistics_webtalk.xml 43KB
gen_run.xml 7KB
webtalk_pa.xml 5KB
usage_statistics_ext_labtool.xml 3KB
共 113 条
- 1
- 2
资源评论
- m0_590275922023-08-11寄存器是只能配置一次吗
不脱发的程序猿
- 粉丝: 24w+
- 资源: 5775
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- # 微信小程序-健康菜谱 基于微信小程序的一个查找检索菜谱的应用 ### 效果 !动态图(./res/gif/demo
- zabbix-get命令包资源
- 毕业设计,基于PyQt5实现的可视化界面的Python车牌自动识别系统源码
- 26-朴素贝叶斯分类.rar
- 没有安Matlab 也可以 生成FIR抽头系数工具.py
- python烟花代码.rar
- 实验目的: 1.构建基于verilog语言的组合逻辑电路和时序逻辑电路; 2.掌握verilog语言的电路设计技巧 3.完成如
- 扩展卡尔曼滤波matlab仿真
- 3_base.apk.1
- 躺赢者PRO飞控常见典型问题合集(续一)无名小哥 余义 20240501待修
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功