# LITSoC
## 1. 简介
基于RISC-V的一个简单的五级流水线CPU设计
## 2. 开发环境
操作系统: windows10/Ubuntu 20.04
编程语言:
1. Verilog
2. C/C++
3. python
## 3. 开发工具
1. vscode
- Verilog-HDL
- Verilog Format
- ctags
2. iverilog、Verilator
3. gtkwave
4. Makefile
5. riscv交叉编译工具链
## 4. 文件说明
1. 使用iverilog仿真:
- 执行run.bat进行全局仿真
- 执行test.bat进行各个模块的单独仿真(调试用)
2. 使用verilator:
- 执行Makefile文件进行Verilog的仿真
## 5. 说明
### 5.1 结构
<div align="center">
| item | content|
|:---------: | :--------:|
|指令集架构 | RISC-V|
|CPU结构 | 哈佛结构|
|流水线 | 5级|
</div>
### 5.2 外设
<div align="center">
| peripheral | address|
|:---------: | :--------:|
|Timer | 0x0000_0000~0x1FFF_FFFF|
|GPIO | 0x2000_0000~0x3FFF_FFFF|
|...| ...|
|暂未添加|暂未添加|
</div>
## 6. 数据通路
<div align="center">
</div>
基于RISC-V的一个简单的五级流水线CPU设计源码+项目说明.zip
版权申诉
126 浏览量
2024-05-23
22:22:29
上传
评论
收藏 12.47MB ZIP 举报
基于RISC-V的一个简单的五级流水线CPU设计源码+项目说明.zip （98个子文件） 
code pictures 
CPU.png 132KB tb 
tb.v 2KB Makefile 234B self_tests as2bin.py 1005B Makefile 512B tests 
rv32ui-p-sb.txt 10KB rv32ui-p-jal.txt 660B rv32ui-p-sw.txt 10KB rv32um-p-rem.txt 980B rv32ui-p-lbu.txt 10KB rv32ui-p-srl.txt 4KB rv32ui-p-fence_i.txt 10KB rv32ui-p-blt.txt 2KB rv32ui-p-lh.txt 10KB rv32ui-p-lhu.txt 10KB rv32um-p-mulhu.txt 3KB rv32ui-p-lui.txt 660B rv32ui-p-sh.txt 10KB rv32ui-p-ori.txt 2KB rv32um-p-remu.txt 980B rv32ui-p-xori.txt 2KB rv32ui-p-xor.txt 3KB rv32ui-p-srli.txt 2KB rv32ui-p-jalr.txt 980B rv32ui-p-bge.txt 2KB rv32ui-p-auipc.txt 500B rv32ui-p-srai.txt 2KB rv32ui-p-or.txt 3KB rv32ui-p-sltiu.txt 2KB rv32um-p-mul.txt 3KB rv32ui-p-add.txt 3KB rv32ui-p-sub.txt 3KB rv32ui-p-lb.txt 10KB rv32um-p-mulh.txt 3KB rv32um-p-divu.txt 980B rv32ui-p-bne.txt 2KB rv32ui-p-slli.txt 2KB rv32ui-p-lw.txt 10KB rv32ui-p-sll.txt 4KB rv32ui-p-slti.txt 2KB rv32ui-p-simple.txt 500B rv32ui-p-beq.txt 2KB rv32ui-p-andi.txt 2KB rv32um-p-div.txt 980B rv32ui-p-slt.txt 3KB rv32ui-p-bltu.txt 2KB rv32um-p-mulhsu.txt 3KB rv32ui-p-sra.txt 4KB rv32ui-p-sltu.txt 3KB rv32ui-p-bgeu.txt 3KB rv32ui-p-and.txt 3KB rv32ui-p-addi.txt 2KB txt2bin.py 1KB test_lists TEST_look.txt 412B MEM.txt 102B TEST.txt 476B BEQ.txt 102B ADD_look.txt 121B ADD.txt 100B BEQ_look.txt 260B MEM_look.txt 327B sim_main.cpp 1KB run.bat 344B generated tb.out 1.79MB tb.vcd 559KB module_tb.v 2KB clear.bat 20B test.bat 172B docs 
riscv-manual2.pdf 644KB RISC-V-Reader-Chinese-v2p1.pdf 8.85MB riscv-manual1.pdf 1.17MB rtl global.v 2KB bus_slave_mux.v 2KB IDU.v 9KB bus_addr_dec.v 1KB ins_rom.v 283B cpu_top.v 6KB data_ram.v 3KB ALU.v 2KB IFIDU.v 852B MEMU.v 5KB IFU.v 459B IF_WB_MUX.v 1KB EXMEMU.v 2KB PC.v 666B CU.v 1KB IDEXU.v 4KB cpu_core.v 12KB DFF.v 454B bus_arbiter.v 3KB bus_master_mux.v 2KB EXU.v 14KB Timer.v 4KB bus.v 6KB regs.v 3KB riscv_define.v 2KB LITSoC.code-workspace 205B README.md 1KB资源评论
