6.3同步时序逻辑电路的设计.pptx
版权申诉
62 浏览量
2022-01-13
13:10:03
上传
评论
收藏 989KB PPTX 举报
6.3 同步时序逻辑电路的设计方法
设计：根据给定的逻辑要求，选择适当的逻辑器件，
组成符合要求的时序逻辑电路。
6.3.1 时序逻辑电路分析的一般步骤
根据设
计题目
画原始
状态图
画出状
态图及
列出状
态表
确
定
触
发
器
求电路输
出方程及
各触发器
驱动方程
状
态
化
简
画逻辑电
路图并检
查自启动
能力
触发器个数n 须
满足：
2
n-1
<M<2
n
,
其中M是电路
包含的状态个数。
剩余12页未读，继续阅读
资源评论
