没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
数字设计与VHDL设计
数字设计与VHDL设计
共2个文件
rar：2个
VHDL
数字电路
需积分: 0
2 下载量
135 浏览量
2009-12-23
18:08:32
上传
评论
收藏
3.53MB
RAR
举报
温馨提示
立即下载
完整介绍了数字设计相关知识，并用VHDL实现完整介绍了数字设计相关知识，并用VHDL实现
资源推荐
资源详情
资源评论
数字系统的VHDL设计
浏览：163
看卡我们班的数字系统的VHDL设计课件，可能有用哦@！
用VHDL设计数字时钟
浏览：8
用xilinx s3e实现了 可用于调时，分；调年月日，在液晶上显示的数字时钟
数字秒表的VHDL设计
浏览：110
该程序是VHDL程序设计的开天制作！希望大家有用！
数字系统设计 VHDL的
浏览：165
数字系统设计 VHDL的
EDA数字系统设计与VHDL课程大作业
浏览：46
5星 · 资源好评率100%
EDA数字系统设计与VHDL课程大作业 数字频率计设计报告和源码
数字逻辑设计与VHDL描述
浏览：184
数字逻辑设计与VHDL描述：数字逻辑的相关讲解以及Vhdl语言的基本语法及例题
数字系统设计与 VHDL第2版.
浏览：24
3星 · 编辑精心推荐
数字系统设计与 VHDL第2版.数字集成电路设计设计的必备工具书之一
数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf
浏览：120
数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf数字系统与VHDL程序设计语言001.pdf...
数字密码锁设计VHDL
浏览：127
利用数字逻辑电路，实现对门的电子控制，并且有各种附加电路保证电路能够安 工作，有极高的安全系数。
VHDL数字系统设计
浏览：62
数字电路EDA入门，VHDL程序实例集 内容包括：VHDL设计基础，设计组合电路，时序电路的许多精彩实例
数字时钟设计VHDL
浏览：138
4星 · 用户满意度95%
设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时、清零等功能。
数字频率计的设计VHDL
浏览：199
5星 · 资源好评率100%
设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大
VHDL数字电子钟的设计
浏览：183
4星 · 用户满意度95%
能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有复位、整点报时提示、定时闹钟等功能 在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。
基于VHDL的数字频率计的设计
浏览：19
基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ
VHDL数字电路设计教程
浏览：158
5星 · 资源好评率100%
VHDL数字电路设计教程 VHDL数字电路设计教程 VHDL数字电路设计教程
多功能数字电子钟VHDl
浏览：83
多功能数字电子钟 VHDL 课程设计
基于FPGA数字时钟的设计（VHDL代码）
浏览：96
5星 · 资源好评率100%
采用VHDL语言编写的数字时钟主要可以实现以下功能 （1）通电后从“00：00：00：00”开始显示，采用24小时制进行时间显示； （2）设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好...
数字电路与逻辑设计 基于VHDL的数字逻辑设计-时序逻辑部分 (2).ppt
浏览：10
数字电路与逻辑设计 基于VHDL的数字逻辑设计-时序逻辑部分 (2).ppt
VHDL与数字电路设计
浏览：75
本人所看过的讲述VHDL基础和应用的最好的书，细致而不烦。
数字频率计设计VHDL
浏览：146
3星 · 编辑精心推荐
在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示
VHDL数字时钟设计
浏览：151
基于VHDL的数字时钟设计，可在quatus2上编译，用于FPGA开发入门。
数字频率计的VHDL设计
浏览：159
我经过很用心的筛选帮大家找的~希望对大家有帮助大家互相帮助
VHDL 数字频率计设计
浏览：142
4星 · 用户满意度95%
实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INT
数字逻辑 课程设计 VHDL 多功能数字钟（1）
浏览：53
5星 · 资源好评率100%
数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我根据我老师的设计自己改编的，内部结构变化挺大的，功能也比较全。 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒...
数字系统仿真与VHDL设计
浏览：196
复杂数字系统是现代电子系统最重要的组成部分，培养学生掌握九十年代后期先进的设计技术关系到我国电子和信息工业的发展。复杂数字系统的硬件描述语言建模、仿真和综合技术是设计高性能数字信号处理电路的关键技术。...
数字系统的VHDL设计（江国强 编）
浏览：60
数字系统的VHDL设计
数字时钟_VHDL程序 数字时钟_VHDL程序
浏览：163
3星 · 编辑精心推荐
数字时钟_VHDL程序 数字时钟_VHDL程序 数字时钟_VHDL程序
收起资源包目录
.rar
（2个子文件）
完整的数字设计.part1.rar
1.91MB
完整的数字设计.part2.rar
1.62MB
共 2 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
lovefengqiang
粉丝: 2
资源:
16
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
数据结构实验--内容.rar
电商数据分析.py
407000001.fasset
Excel表格VBA-获取文件夹内所有文件路径.zip
Excel表格VBA-文件移动.zip
反射源代码，源代码，源代码，源代码
CAJViewer 9.0_x64-setup.exe
servant C++语言框架rpc的源码实现 tools C++语言框架IDL工具的源码实现 util C++语言.7z
使用pyqt创建一个登录具有动态背景的登陆界面
实验名称 调幅波信号的解调
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
