LPDDR4x的学习总结（5）-chip的读写操作资源-CSDN文库

需积分: 1 171 浏览量 2023-03-05 16:27:14 上传评论 2 收藏 1.24MB DOCX 举报

资源推荐

资源详情

资源评论

LPDDR4x 的学习总结（5） - SDRAM chip 的读写操作

上节总结 device 的结构

本节介绍 device 的读写操作

1.Device 的外围引脚：

1）Row Address Select(Strobe)(RAS) 电路用于锁存行地址并启动存储周

期。每一次操作开始时都需要这样做。RAS 也可以用来触发一个刷新操作

ROR(RAS Only Refresh)。

在一个完整的 memory 周期中，RAS 激活(低有效）的最小时间(tRAS)和 RAS

必须激活的最小时间(tRP)。

2）Column Address Select (Strobe) (CAS) CAS 用于锁存列地址，并启

动读写操作。

CAS 也可以用于在 RAS 刷新周期之前触发 CAS。此刷新周期要求 CAS 在

RAS 之前处于激活状态，并在指定时间内保持激活状态。（ROR 循环不需要 CAS

处于活动状态）

内存规范列出了 CAS 启动读或写操作必须保持激活(tCAS)的最短时间，CAS

必须处于非激活状态的最短时间，称为 CAS 预充电时间(tCP)。

3）Write Enable (WE)写使能信号，选择读操作或写操作。

低电压表示写操作;

高电压表示读操作

4）Output enable (OE) , 仅读操作期间，且 OE 为低（有效）时，用于数

据输出，否则数据不会出现在输出端。有些应用，直接把 OE pin 接地。

5）Data In or Out (DQ) DQ 引脚(也称为内存设备上的输入/输出引脚或

I/O 用于输入输出）：

写操作时，（高/低）电压值在 DQ 总线上，最后存储到 cell

读操作时，且 OE 低有效，DQ 完全访问到 cell 后，cell 的值会反馈到 DQ

总线上。

大部分时候 DQ 为高阻态。当两个或多个设备共享数据总线时，可防止 DQ

争用。

6）Address，决定了访问的 cell 的位置。address 位宽是有 memory 的容

量决定。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余7页未读，立即下载

内容反馈

桌上的墨水

粉丝: 15
资源: 7

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip