没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
8B10B代码(Verilog)
8B10B代码(Verilog)
共1个文件
rar:1个
8B10B,
数字通讯
5星
· 超过95%的资源
需积分: 48
63 下载量
117 浏览量
2020-05-19
09:00:28
上传
评论
收藏
36KB
ZIP
举报
温馨提示
立即下载
8B10B源代码, 高级资源, ISE14.7亲试可用。
资源推荐
资源详情
资源评论
基于FPGA的verilog实现8b-10b编码器包括testbench,包含仿真操作录像,中文注释
浏览:200
5星 · 资源好评率100%
1.版本:vivado2019.2,包含仿真操作录像,操作录像使用windows media player播放。 2.领域:8b-10b编码器 3.内容:verilog实现8b10b编码器包括testbench,使用版本为vivado20192 module encode_8b10b(dtin, dtout,clk, reset); input[9:0] dtin; output[9:0] d
Verilog8b10b编码
浏览:27
3星 · 编辑精心推荐
采用Verilog语言编写8b10b编码代码,其基于查找表方法而不是逻辑关系,易于理解
B码编码的verilog代码
浏览:101
5星 · 资源好评率100%
B码编码的代码,直接可以给激励在modelsin进行仿真看结果!
光纤通信8b 10源代码 verilog
浏览:194
4星 · 用户满意度95%
光纤通信8b 10源代码 verilog实现 解码编码等各个模块
基于FPGA的8b10b编解码verilog实现
浏览:29
5星 · 资源好评率100%
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 1
基于FPGA的8B/10B编解码设计
浏览:120
为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/10B编解码的模块方法,接收模块在收到外部发送的并行数据时,通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块,将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输,系统加入了极性偏差R
encode_cell.rar_8B10B编解码_8b10b verilog_cell_verilog tb_cell_veri
浏览:129
5星 · 资源好评率100%
ISE14.7平台,实现verilog的8b10b编解码。
8B10B编解码及FPGA实现(转)
浏览:153
8B10B编解码及FPGA实现(转)
8b10b_code.zip
浏览:145
8b10b编码器、解码器verilog code 8B/10B,也叫做8比特/10比特或8b10b。8b/10b方式最初由IBM公司于1983年发明并应用于ESCON(200M互连系统),由Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述。 8b/10b编码的特性之一是保证DC 平衡,采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,
Verilog代码
浏览:147
红绿灯的各种语言代码,路口灯的变化与时间控制,源代码可以自己修改优化
Verilog:Verilog代码
浏览:166
Verilog Verilog和SystemVerilog文件 试验台 SystemVerilog中的Testbench。 testbench的脚本和场景: doc :Testbench的文档 do_files :为运行和波动做文件 场景:Testbench场景 脚本:用于Testbench利用的Makefile 成绩单:成绩单输出结果 测试平台架构: lib_testbench 包含Te
Verilog实例代码
浏览:19
5星 · 资源好评率100%
Verilog实例代码
8b10编码表
浏览:154
8b10b编码表,提供8位数据(0x00到0xFF)对应的RD-和RD+ 10位数据编码。
8b/10b编码器的设计
浏览:141
用图示的方法,详细介绍了8b/10b编码器的原理与设计方法
VHDL8b10b编解码
浏览:167
采用VHDL语言进行8b10b编解码代码的编写,在modelsim中进行RTL级仿真,得到仿真图
8B/10B编码器的设计与实现
浏览:110
用于JESD204B中的编码技术,详细描述了8B/10B编码的技术原理和方法,以及相应的verilog代码,对于理解编码技术非常有用,对于设计基于JESD204B接口的serdes十分有用
Aurora 8B 10B IP 核发送模块代码
浏览:76
Aurora 发送代码,这个模块核在共享逻辑 ,只需要输入参考时钟 复位等信号即可
AURORA核的使用及端口说明.pdf
浏览:188
Aurora IP核是Xilinx公司在Aurora协议和高速串行收发器Rocket基础上研发出来的硬核。该核嵌入在Rocket I/O模块中,提供了简单的用户接口,极大地方便了信号的可操作性。通过IP核用户界面可以改变Rocket I/O中复杂的控制结构。Aurora IP核主要包括本地流控制、用户流控制、用户数据接口、时钟输入与时钟修正模块、高速串行收发模块和状态信息控制模块[7-8] ——
Aurora 8B10B,PCIe2.0,SRIO 2.0三种串行通信协议分析
浏览:141
5星 · 资源好评率100%
业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议,本文针对其中较为常用的Aurora 8B/10B和PCI Express 2.0,Serial RapidIO 2.0三种协议进行了测试及对比分析。
8B10B VHDL源代码
浏览:180
5星 · 资源好评率100%
8B10B 编码 解码 vhdl 代码 10B8B 包含源代码和说明文档。
基于FPGA的8B10B编解码设计
浏览:128
摘要:为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10...
ECC的verilog代码
浏览:65
4星 · 用户满意度95%
ECC的verilog代码,有TESTBENCH文件。
Verilog 实例代码
浏览:82
5星 · 资源好评率100%
Verilog实例代码,主要用于初学者学习代码和开发者查阅,详细介绍了Verilog编程技巧和语法!
Verilog 代码实例
浏览:101
5星 · 资源好评率100%
大量verilog代码,各个常用模块实现,从基础到进阶,适合学习verilog
Verilog加法器代码
浏览:40
Verilog加法器代码,可以通过Vivado运行
冒泡排序Verilog代码
浏览:120
经典排序算法之一——冒泡排序Verilog代码
FSK-Verilog代码
浏览:188
FSK-Verilog代码
收起资源包目录
3c6b26f2289a4cb3b910628fbdb1e365.zip
(1个子文件)
3c6b26f2289a4cb3b910628fbdb1e365
8B-10B.rar
36KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
SeaNico
2023-07-27
作者在这个文件中的用词简洁,没有过多的装饰,突出了核心要点,非常实用。
药罐子也有未来
2023-07-27
这个文件很出色,提供了清晰而简洁的8B10B代码(Verilog)实现。
赵小杏儿
2023-07-27
这个文件对8B10B代码(Verilog)的实现非常实用,解释明了,容易理解。
独角兽邹教授
2023-07-27
这个文件的8B10B代码(Verilog)让人印象深刻,其清晰的结构使得它易于扩展和修改。
华亿
2023-07-27
作者在编写这个文件时,很好地平衡了详细解释与简洁性之间的关系。
limeng918
粉丝: 9
资源:
157
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
cha6_task1_类Fish.py
基于java实现哈希算法中SHA256加密算法
嵌入式与物联网的概要介绍与分析
Postman-win64-setup.exe,亲测可用
自动驾驶定位系列教程六: 里程计精度评价.pdf
C#初学之汉堡转换器(功能持续更新)
基于51单片机的lcd1602仿真实例 包含proteus仿真+代码
绩效考核模版(供参考)
EditWord(批量替换Word文字)
利用java代码实现列出所有祖先结点
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功