STM32F103DataSheet资源-CSDN文库

需积分: 10 172 浏览量 2010-09-28 09:08:47 上传评论收藏 10.39MB PDF 举报

### STM32F103 数据手册概览与关键技术知识点 #### 一、文档概述与规范本数据手册是针对 STM32F101xx、STM32F102xx、STM32F103xx 以及 STM32F105xx/STM32F107xx 微控制器系列的参考手册。主要面向应用程序开发者，提供了如何使用这些微控制器内存和外设的完整信息。 **文档规范：** - **1.1 寄存器缩写列表：** 手册中会列出寄存器的缩写及其含义。 - **1.2 术语表：** 对于手册中出现的专业术语进行解释。 - **1.3 外设可用性：** 介绍不同型号的 STM32F10xxx 系列微控制器中可用的外设。 #### 二、内存与总线架构本章节详细介绍了 STM32F10xxx 系列微控制器的内存和总线架构。 **2.1 系统架构：** 描述了系统架构的设计原则，包括 CPU、内存管理单元(MMU)、缓存、总线结构等关键组件。 - **CPU:** 采用了 ARM Cortex-M3 内核。 - **MMU:** 虽然 Cortex-M3 不支持 MMU，但手册中可能会提到内存保护机制。 - **缓存:** Cortex-M3 支持指令缓存和数据缓存。 **2.2 内存组织：** 讨论了如何组织内部 SRAM 和 Flash 存储器。 - **内部 SRAM:** 可用于程序代码或数据存储。 - **Flash 存储器:** 用于程序代码的长期存储。 **2.3 内存映射：** 提供了详细的内存区域分配，包括 RAM、Flash 和特殊功能寄存器的地址空间。 - **嵌入式 SRAM：** 描述了 SRAM 的容量和组织方式。 - **位带技术：** 一种特殊的内存映射技术，允许对任何 32 位内存位置的任意位进行原子访问。 - **嵌入式 Flash 存储器：** 包括 Flash 的容量、页大小和扇区信息。 **2.4 启动配置：** 解释了如何通过配置启动模式寄存器来控制微控制器的启动行为，包括选择从 Flash、系统存储器或外部存储器启动。 #### 三、CRC 计算单元 CRC 计算单元负责生成循环冗余校验码，用于数据完整性的验证。 **3.1 CRC 简介：** 简要介绍了 CRC 的概念及其在数据通信中的作用。 **3.2 CRC 主要特性：** 列出了 CRC 计算单元的主要特性，如支持的多项式、输入数据宽度等。 **3.3 CRC 功能描述：** 详细解释了 CRC 计算单元的工作原理和操作流程。 **3.4 CRC 寄存器：** 描述了与 CRC 计算相关的寄存器，包括： - **CRC_DR (数据寄存器):** 用于存储要计算 CRC 的数据。 - **CRC_IDR (独立数据寄存器):** 用于计算独立于其他数据的 CRC 值。 - **CRC_CR (控制寄存器):** 控制 CRC 计算单元的操作模式。 #### 四、电源控制（PWR）这部分内容涉及到微控制器的电源管理和低功耗特性。 **4.1 电源供应：** 描述了不同的电源供应选项，包括主电源、备份电源等。 - **独立 A/D 转换器电源和参考电压：** 介绍用于模拟信号处理的专用电源和参考电压。 - **电池备份域：** 用于保持实时钟和其他关键数据，即使主电源关闭也能继续工作。 - **电压调节：** 介绍了电压调节器的功能和工作模式。通过上述内容，我们可以了解到 STM32F103 数据手册不仅详细介绍了该系列微控制器的技术规格和功能特性，还提供了关于内存管理、电源控制等方面的深入指导，为开发人员提供了全面的支持。

资源推荐

资源详情

资源评论

December 2009 Doc ID 13902 Rev 10 1/1003

RM0008

Reference manual

STM32F101xx, STM32F102xx, STM32F103xx, STM32F105xx

and STM32F107xx advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32F101xx, STM32F102xx, STM32F103xx and

STM32F105xx/STM32F107xx microcontroller memory and peripherals. The STM32F101xx,

STM32F102xx, STM32F103xx and STM32F105xx/STM32F107xx will be referred to as

STM32F10xxx throughout the document, unless otherwise specified.

The STM32F10xxx is a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

low-, medium- and high-density STM32F101xx and STM32F103xx datasheets, to the low-

and medium-density STM32F102xx datasheets and to the STM32F105xx/STM32F107xx

connectivity line datasheet.

For information on programming, erasing and protection of the internal Flash memory

please refer to the STM32F10xxx Flash programming manual.

For information on the ARM Cortex™-M3 core, please refer to the STM32F10xxx Cortex™-

M3 programming manual (PM0056).

Related documents

Available from www.st.com:

■

STM32F101xx STM32F103xx datasheets

■

STM32F10xxx Cortex™-M3 programming manual (PM0056)

■

STM32F10xxx Flash programming manual

www.st.com

Contents RM0008

2/1003 Doc ID 13902 Rev 10

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

2.3 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

2.3.1 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

2.3.2 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

2.3.3 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

2.4 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3 CRC calculation unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.1 CRC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

3.4.4 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

4 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

4.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

4.1.1 Independent A/D converter supply and reference voltage . . . . . . . . . . . 55

4.1.2 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

4.1.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

4.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

4.2.1 Power on reset (POR)/power down reset (PDR) . . . . . . . . . . . . . . . . . . 56

4.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 57

4.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

RM0008 Contents

Doc ID 13902 Rev 10 3/1003

4.3.1 Slowing down system clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

4.3.2 Peripheral clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.3.3 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.3.4 Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4.3.5 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.3.6 Auto-wakeup (AWU) from low-power mode . . . . . . . . . . . . . . . . . . . . . . 63

4.4 Power control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.4.1 Power control register (PWR_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.4.2 Power control/status register (PWR_CSR) . . . . . . . . . . . . . . . . . . . . . . 65

4.4.3 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

5 Backup registers (BKP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.1 BKP introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.2 BKP main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.3 BKP functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

5.3.1 Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

5.3.2 RTC calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

5.4 BKP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

5.4.1 Backup data register x (BKP_DRx) (x = 1 ..42) . . . . . . . . . . . . . . . . . . . 69

5.4.2 RTC clock calibration register (BKP_RTCCR) . . . . . . . . . . . . . . . . . . . . 69

5.4.3 Backup control register (BKP_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

5.4.4 Backup control/status register (BKP_CSR) . . . . . . . . . . . . . . . . . . . . . . 70

5.4.5 BKP register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6 Low-, medium- and high-density reset and clock control (RCC) . . . . 75

6.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

6.1.1 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

6.1.2 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

6.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

6.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

6.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

6.2.2 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

6.2.3 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

6.2.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

6.2.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

6.2.6 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Contents RM0008

4/1003 Doc ID 13902 Rev 10

6.2.7 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

6.2.8 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

6.2.9 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

6.2.10 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

6.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

6.3.1 Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

6.3.2 Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . . 85

6.3.3 Clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

6.3.4 APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . . 90

6.3.5 APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . . . . . . 92

6.3.6 AHB peripheral clock enable register (RCC_AHBENR) . . . . . . . . . . . . 94

6.3.7 APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . . 96

6.3.8 APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . . . . . . . 98

6.3.9 Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . 100

6.3.10 Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

6.3.11 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

7 Connectivity line devices: reset and clock control (RCC) . . . . . . . . . 105

7.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

7.1.1 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

7.1.2 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

7.1.3 Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

7.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

7.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

7.2.2 HSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

7.2.3 PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

7.2.4 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

7.2.5 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

7.2.6 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

7.2.7 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

7.2.8 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

7.2.9 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

7.2.10 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

7.3 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

7.3.1 Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

7.3.2 Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 116

7.3.3 Clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

RM0008 Contents

Doc ID 13902 Rev 10 5/1003

7.3.4 APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . 122

7.3.5 APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . . . . . 123

7.3.6 AHB Peripheral Clock enable register (RCC_AHBENR) . . . . . . . . . . . 126

7.3.7 APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 127

7.3.8 APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . . . . . . 129

7.3.9 Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . 131

7.3.10 Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

7.3.11 AHB peripheral clock reset register (RCC_AHBRSTR) . . . . . . . . . . . . 134

7.3.12 Clock configuration register2 (RCC_CFGR2) . . . . . . . . . . . . . . . . . . . 135

7.3.13 RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

8 General-purpose and alternate-function I/Os (GPIOs and AFIOs) . . 139

8.1 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

8.1.1 General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

8.1.2 Atomic bit set or reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

8.1.3 External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

8.1.4 Alternate functions (AF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

8.1.5 Software remapping of I/O alternate functions . . . . . . . . . . . . . . . . . . 142

8.1.6 GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

8.1.7 Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

8.1.8 Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

8.1.9 Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

8.1.10 Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

8.1.11 Peripherals’ GPIO configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

8.2 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

8.2.1 Port configuration register low (GPIOx_CRL) (x=A..G) . . . . . . . . . . . . 150

8.2.2 Port configuration register high (GPIOx_CRH) (x=A..G) . . . . . . . . . . . 151

8.2.3 Port input data register (GPIOx_IDR) (x=A..G) . . . . . . . . . . . . . . . . . . 151

8.2.4 Port output data register (GPIOx_ODR) (x=A..G) . . . . . . . . . . . . . . . . 152

8.2.5 Port bit set/reset register (GPIOx_BSRR) (x=A..G) . . . . . . . . . . . . . . . 152

8.2.6 Port bit reset register (GPIOx_BRR) (x=A..G) . . . . . . . . . . . . . . . . . . . 153

8.2.7 Port configuration lock register (GPIOx_LCKR) (x=A..G) . . . . . . . . . . 153

8.3 Alternate function I/O and debug configuration (AFIO) . . . . . . . . . . . . . 154

8.3.1 Using OSC32_IN/OSC32_OUT pins as GPIO ports PC14/PC15 . . . . 154

8.3.2 Using OSC_IN/OSC_OUT pins as GPIO ports PD0/PD1 . . . . . . . . . . 154

8.3.3 CAN1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

8.3.4 CAN2 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

剩余1002页未读，继续阅读

评论收藏

内容反馈

lfyjob0244

粉丝: 0
资源: 1

STM32F103DataSheet

STM32F103 Datasheet

stm32f103 datasheet

datasheet (1)_STM32F103_

STM32F103_Datasheet 中文版

STM32F103C8T6 datasheet

STM32 datasheet(很少见的中文版)

STM32文档资料 STM32F103VC_DATASHEET_CN

STM32F103C8T6-datasheet.zip_STM103DATA_STM32F103C8T6手册_stm32f103

STM32F103VET6_datasheet.PDF_datasheet_STM32F103_

STM32F103 DATASHEET_STM32F103DATASHEET_STM32F103_stm32.zip

STM32文档资料 STM32F103VC_DATASHEET_EN

DS5319_STM32F103x8,STM32F103xB单片机数据手册.zip_DS5319_datasheet_ds531

STM32F103中文数据手册

STM32F103C8T6_datasheet中文版

STM32F103RET6 DATASHEET

STM32F103C8T6_datasheet中文资料

STM32F103RC_Datasheet.zip

STM32F103C8小系统_STM32F103C8T6最小系统资料包_stm32f103c8t6文档_

STM32F103_Datasheet_(Chinese_V4.0).rar_STM32F103 中文_STM32F103 开发

STM32f103参考资料

STM32F103C6_datasheet

stm32f103zet6_datasheet

STM32F103xx-datasheet-cn.pdf

STM32F103CBT6.pdf

STM32F103x8中文数据手册1

STM32F103VCT6原版数据手册.pdf-EasyDatasheet

STM32F103RBT6固件库工程模板

STM32F103C8的datasheet

最新资源