学习使人进步
1.1.1(1)什么叫 EDA(P1)?
EDA 技术是一种以计算机为工作平台,结合计算机
图形学、拓扑逻辑学、计算方法学及人工智能等多项计
算机应用科学的最新成果而开发出来的一套软件工具。
1.1.2 (2 )EDA 技术在硬件硬件方面融合了哪些技术
(P1)?
大规模集成电路制造技术、IC 版图设计技术、ASIC
(专用集成电路)测试和封装技术、FPGA 和 CPLD 编
程下载技术、自动测试技术等
1.1.3(3)EDA 技术在计算机辅助工程方面融合了哪些
技术(P1)?
计算机辅助设计(CAD )、计算机辅助制造
(CAM )、计算机辅助测试(CAT) 、计算机辅助工程
(CAE)技术以及多种计算机语言的设计概念。
1.1.4(4)EDA 技术在现代电子学方面融合了哪些内容
(P1)?
如:电子线路设计理论、数字信号处理技术、嵌入
式系统和计算机设计技术、数字系统建模和优化技术及
微波技术等
1.1.5 (5 )EDA 技术在 21 世纪的突出表现有哪 5 个方
面(P2)?
使电子设计产品以自主知识产权方式得以明确
表达和确认成为可能。
在仿真验证和设计两方面都支持标准硬件描述
语言的功能强大的 EDA 软件不断推出。
电子技术全方位进入 EDA 领域。
EDA 使得电子领域各学科的界限更加模糊,更
加互为包容。
不断推出更大规模的 FPGA 和 CPLD。
基于 EDA 工具的用于 ASIC 设计的标准单元已
涵盖大规模电子系统及复杂 IP 核模块。
软硬件 IP 核在电子领域得以进一步确认。
SoC 高效率低成本设计技术日益成熟。
系统级、行为验证级硬件描述语言使复杂电子
系统的设计特别是验证趋于高效和简单。
1.2.1(6)画图说明 EDA 技术实现目标是什么(P3)?
1.3.1(7)目前常用的 HDL 主要有哪些?其中使用最多
的是谁(P4)?
VHDL;Verilog HDL;SystemVerilog ;System C
1.3.2 (8 )与 Verilog 相比 VHDL 有哪两方面优势?有
哪三方面不足(P5)?
优势:1.语法比 Verilog 更严谨,通过 EDA 工具自动语
法检查,以排除许多设计中的疏忽;
2.有很好的行为级描述能力和一定的系统级描述
能力,而 Verilog 建模时,行为与系统级抽象及相关描
述能力不及 VHDL。
不足:1. 在相同逻辑功能描述时,Verilog 的代码比
VHDL 少许多。
2.VHDL 对数据类型匹配要求过于严格,初学不
易,编程耗时多;而 Verilog 支持自动类型转换,初学
者较易入门;
3.VHDL 对版图级、管子级等较底层的描述级
别,几乎不支持,无法直接用于集成电路底层建模。
1.4.1(9)HDL 综合包括哪四种综合(P6)?
自然语言综合;行为综合;逻辑综合;版图综合或结构
综合
1.5.1(10)画图说明自顶向下的设计流程(P9)。
1.6.1(11)EDA 技术与传统的数字系统设计相比有哪
5 方面优势(P10)?
(1)大大降低设计成本,缩短设计周期。2)有各
类库的支持。(3)极大地简化了设计文档的管理。
(4 )日益强大的逻辑设计仿真测试技术。(5 )设
计者拥有完全的自主权。(6)良好的可移植与可测
试性,为系统开发提供了可靠的保证。(7)能将所
有设计环节纳入统一的自顶向下的设计方案中。(8)
在整个设计流程上充分利用计算机的自动设计能力,
在各个设计层次上利用计算机完成不同内容的仿
真模拟,在系统板设计结束后仍可利用计算机对硬
件系统进行完整全面的测试。
1.7.1(12)画图说明应用于 FPGA/CPLD 的 EDA 开发
流程(P12)。
1.8.1(13)画出 ASIC 设计的流程框图(P17)。
1.9.1(14)EDA 工具大致可以分为哪 5 个模块(P18)?
设计输入编辑器、HDL 综合器、仿真器、适配器、
下载器
1.10.1(15)画出 QuartusⅡ设计流程框图(P22)。
1.11.1(16)简述软 IP 的概念及优缺点(P22)。
软 IP 是用 Verilog/VHDL 等硬件描述语言描述的
功能块,但是并不涉及用什么具体电路元件实现这些功
能。
优点:设计周期短,设计投入少。不涉及物理实现,为
后续的设计留有很大的发挥空间,曾大了 IP 的灵活性和
适应性。
缺点:是在一定程度上是后续工序无法适应整体设计,
从而需要在一定程度的软 IP 修正,在性能上也不可能获
得全面的优化。
1.12.1(17)试述 EDA 技术的发展趋势(P24)。
评论0
最新资源