没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
C/C++
VHDL语言编写的简单计算器
VHDL语言编写的简单计算器
共38个文件
vhd:13个
dls:7个
hif:5个
3星
· 超过75%的资源
需积分: 27
115 下载量
24 浏览量
2010-06-11
16:40:00
上传
评论
15
收藏
141KB
RAR
举报
温馨提示
立即下载
VHDL语言编写的简单计算器,包含加减乘除运算
资源推荐
资源详情
资源评论
简易计算器VHDL
浏览:126
3星 · 编辑精心推荐
该文件为VHDL语言实现的简易计算器,在Quatus环境下编译链接下载
VHDL编写的计算器很好
浏览:134
5星 · 资源好评率100%
1、用键盘输入相对应的数字。 2、进行加减时,用0/1控制,当为1时,在16*16的显示板上显示加号或减号或等于号。 3、在显示加减号时,把数码管清空,以便输入第二个数。 4、在显示等号时,显示出相应的结果。 5、最多只可进行5位数字的加减运算,当输入数字式,输入到
vhdl语言设计计数器
浏览:69
特别适合电子信息工程和通信工程专业的学生学习,在实验中使用
EDA简易计算器
浏览:157
设计一个简单计算器,输入为8位二进制数,分别用两位数码管显示,输出的计算结果为16位二进制数,并用四位数码管显示,能够实现+、-、 *、/ 四种运算,其中除法的结果显示分为商和余数两部分,分别用两位数码管显示。为了完成要求的效果显示,我先设计了一个简单的四则运算器,为了使其结果能清楚的看到,所以计算器模块和一个7段数码管模块连接。实验要求,输入分别用两位数码管显示,输出用四位数码管显示,所以用一个
十进制计数器VHDL
浏览:28
通过VHDL,实现10位带使能计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT(CLK_IN: IN STD_LOGIC; COUT228 : OUT STD_LOGIC); --计数进位输出 END CNT
实验一 含异步清0
浏览:178
我们用的教材是 清华大学出版社 潘松编著
计算器程序 矩阵键盘 LED显示
浏览:168
4星 · 用户满意度95%
一个计算器的C语言程序,矩阵键盘 LED显示,通过编译
运算器的设计(vhdl)
浏览:9
基于VHDL的运算器的设计 包括CPU ALU
十进制计算器VHDL
浏览:68
5星 · 资源好评率100%
可以进行十进制的加、减、乘法。实现简单的计算
vhdl4位十进制计算器
浏览:22
四位十进制计算器设计 vhdl 键盘输入,LED数码管输出
用VHDL编写的计算器
浏览:146
3星 · 编辑精心推荐
用VHDL编写的计算器用VHDL编写的计算器
用VHDL语言编写的例程
浏览:176
用VHDL语言编写的例程,100个,适合初次接触VHDL的FPGA学习者
用VHDL语言编写的表决器
浏览:124
用VHDL语言编写的程序,通过CPLD器件实现表决功能,源代码非常简单
锁存器(VHDL语言编写)
浏览:4
5星 · 资源好评率100%
锁存器的使用可以大大的缓解处理器在这方面的压力。 VHDL编写的锁存器程序
VHDL 语言编写规范
浏览:185
5星 · 资源好评率100%
VHDL语言编写规范 目的是提高书写VHDL代码的可读性、可修改性、可重用性;优化代码综合和仿真结果,指导设计工程师使用 VHDL 规范代码和优化电路,规范化公司的ASIC/FPGA 设计输入,从而做到 1、逻辑功能正确; 2、可快速仿真; 3、综合结果最优; 4、可读性最好。
3线8线译码器基于VHDL语言编写
浏览:83
5星 · 资源好评率100%
3线8线译码器基于VHDL语言编写 3线8线译码器基于VHDL语言编写
用VHDL语言编写的AD9826驱动程序
浏览:83
4星 · 用户满意度95%
用VHDL语言编写的AD9826驱动程序,开发平台是QUARTUS-II 5.0。
VHDL语言编写规范
浏览:165
VHDL语言编写规范
VHDL语言编写的简单数字钟设计
浏览:177
4星 · 用户满意度95%
程序名,代码,原理图,要求,VHDL程序等。大家看看阿,个人设计的,通过编译很好。
VHDL语言编写LED显示器
浏览:87
用七位二进制代码控制共阴或共阳的数字显示器
VHDL语言编写红绿灯代码
浏览:62
VHDL语言编写红绿灯代码
VHDL语言编写的售邮票状态机
浏览:3
4星 · 用户满意度95%
用VHDL语言编写的售邮票的状态机,已通过仿真验证,并附仿真波形图。
VHDL语言编写的时钟
浏览:143
这是一个用VHDL语言编写的时钟,具有使能端和复位功能,下载后可直接在MAX+plusⅡ上编译仿真下载到实验箱上使用
VHDL语言编写4位加法器
浏览:64
5星 · 资源好评率100%
VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加
VHDL语言编写数字钟
浏览:127
用VHDL语言编写的简单的数字钟,程序都是调试过的,有若干用quartus 2做的波形仿真图,资源分高了些,因为是自己亲手做的啊。谢谢大家的支持。
用VHDL语言编写的8位加法器的代码
浏览:39
3星 · 编辑精心推荐
里面是用VHDL语言编写的8位加法器的代码
用VHDL语言编写的数字钟
浏览:21
用VHDL语言编写的数字钟,有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、CPLD。shiEDA实验的必备程序
Qt上位机软件串口通讯,视频源码,免费下载
浏览:149
3星 · 编辑精心推荐
Qt上位机软件串口通讯,视频源码,免费下载,视频上我的b站主页找https://space.bilibili.com/401094174
代码随想录算法PDF.rar
浏览:198
3星 · 编辑精心推荐
代码随想录算法PDF.rar
收起资源包目录
用VHDL编写的计算器.rar
(38个子文件)
用VHDL编写的计算器
calculator
div.vhd
3KB
div.hif
2KB
diver.mmf
272B
fadd4.acf
14KB
segment.vhd
3KB
key_ctrl.vhd
6KB
fadd.vhd
1KB
mul.vhd
1KB
top.bit
207KB
add1.vhd
2KB
mul2.vhd
1KB
top.ucf
672B
top.vhd
3KB
diver.acf
15KB
U5239196.DLS
2KB
diver.vhd
3KB
sub.vhd
1KB
U5111846.DLS
1KB
diver.hif
2KB
top.hif
1KB
div.acf
15KB
U0380056.DLS
1KB
fadd4.hif
1KB
LIB.DLS
228B
mul2.acf
14KB
mul2.hif
1KB
U8443620.DLS
144KB
div.mmf
2KB
MUL2.sym
247B
div(1).cnf
566KB
top.acf
14KB
DIV.sym
245B
U3808484.DLS
32KB
fadd4.vhd
1KB
div.cnf
160KB
sign.vhd
7KB
U2854215.DLS
11KB
add.vhd
1KB
共 38 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
zhyx0319
2012-04-17
有点复杂 而且功能不大全
xixixixihaha
2011-11-30
除法不可用,加减乘需要稍作改动。
Tiny_hong
2013-01-16
不太好用,有些错误比较明显,比如除法器
ps0820
2013-10-22
只有程序没有文章,没多大用,都不知道打开
qq_31337041
2015-10-30
还可以,可以借鉴吧
1
2
前往
页
叫我程先森就好了
粉丝: 2
资源:
14
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
笔趣阁_1.0.2.apk
20张在不同场景中拍摄的红绿灯图片
Design1.ms13
用html、js、css内联样式编写了一个以母亲节祝福为的主题网页,包含烟花、爱心元素
微信小程序 - 东航订机票源码.zip
微信小程序 - 电影推荐源码.zip
pyorbbecsdk.cp311-win-amd64.pyd
使用 LangGraph 实现邮件智能处理系统来处理客户咨询notebook代码
整合canal监听mysql
变压器DGA溶解气体数据(357组)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页