没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
dds的Verilog实现
dds的Verilog实现
共34个文件
rpt:4个
summary:3个
v:3个
Verilog
quartus
需积分: 9
20 下载量
91 浏览量
2010-07-12
15:58:19
上传
评论
收藏
506KB
RAR
举报
温馨提示
立即下载
软件课程设计实际验证过,还不错,还有一些外围电路用于放大输出信号,实在有困难可以联系我,在我空间留言。
资源推荐
资源详情
资源评论
DDS的verilog实现
浏览:73
本资源使用verilog语言,通过ROM查找表方式实现DDS功能,附带rom文件和testbench
基于verilog的DDS设计
浏览:63
设计一个完整的DDS波形发生器模块,可实现频率、相位可调,三种波形。 (1) 模式控制:正弦波/三角波/矩形波 (2) 频率控制:直接设置频率值 (3) ROM表地址长度2^8=256、数据位宽10位 (4) 分辨率优于1Hz
verilog HDL 编写的DDS(数字频率合成)模块,有注释
浏览:24
5星 · 资源好评率100%
verilog HDL 编写的DDS(数字频率合成)模块,有注释 DDS 波形发生 Verilog 数字频率合成 Xilinx
传两个dds的代码和论文
浏览:139
我的这个也是从网上找的,希望兄弟们支持一下! 太穷了,没办法! dds , fpga , verilog verilog源程序.rar 78.21 KB, 下载次数: 784 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Verilog 实现的DSP
浏览:64
Verilog 实现的dsp,包含testbench,经过测试
MD5 Verilog 实现
浏览:144
MD5 Verilog 代码
Verilog 计数器实现
浏览:98
5星 · 资源好评率100%
Design a 4‐bit Up/Down counter that can count up, count down, or remain at the present value. The counter has four inputs RST, CLK, COUNT, and UPDN and one output VALUE. The ENABLE input is basicall
秒表的Verilog实现
浏览:170
基于quarters的实现。Verilog编写
CPU的Verilog实现
浏览:55
CPU的Verilog实现,可以供Verilog学习的同学借鉴
dds verilog 实现 绝对好用
浏览:60
用FPGA实现的dds可产生正弦,方波,三角,锯齿频率1——65k
dds verilog 实现
浏览:110
4星 · 用户满意度95%
dds 用verilog实现 网上下的资料 可以一起学习
VERILOG 实现dds功能
浏览:136
4星 · 用户满意度95%
使用Verilog 实现DDS功能 内部采用32位控制字 有注释 结构正确
dds.rar_ dds verilog_DDS verilog modelsim_dds verilog_modelsim 仿
浏览:140
5星 · 资源好评率100%
DDS数字式频率合成器 利用VERILOG实现,有modelsim仿真图
dds.rar_DDS_bicyclecnh_dds verilog_verilog_verilog dds
浏览:88
verilog实现dds
Verilog实现串口
浏览:102
4星 · 用户满意度95%
在FPGA上用Verilog语言实现异步串口。包含源代码。
乘法器的Verilog实现
浏览:44
5星 · 资源好评率100%
包含有符号乘法器以及无符号乘法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
用Verilog实现的电子琴
浏览:45
用Verilog编写的电子琴,在fpga开发板上实现,单个按键,和多个按键一起按。
交通灯的Verilog实现
浏览:2
5星 · 资源好评率100%
在ISE开发环境下用Verilog实现交通灯的功能,且用三段式状态机编写,包含所有工程文件。
Verilog实现示波器
浏览:177
5星 · 资源好评率100%
基于Xilinx vivado工具开发。运行平台:Digilent Basys3开发板,运行tcl文件即可完成工程的综合、布线、bit生成。
DDS.rar_DDS_FPGA DDS_FPGA Verilog DDS_dds verilog_verilog dds
浏览:111
DDS FPGA Verilog vhdl
DDS.rar_DDS_dds verilog_verilog dds
浏览:136
DDs利用 verilog语言的实现方法 Direct Digital Synthesizer
dds.rar_dds verilog_quartus 可以dds_verilog dds
浏览:126
在quartus软件上,采用verilog实现DDS功能。
DDS.rar_DDS 波形_FPGA Verilog DDS_dds verilog_fpga dds verilog_ve
浏览:57
verilog编写,使用fpga中dds手法,可以输出任意波形的发生信号。
DDS.zip_DDS_FPGA verilog_dds verilog_verilog dds_verilog产生DDS
浏览:67
verilog生成DDS,并且具有调幅度的功能,需要有DAT文件。
UART实现Verilog版
浏览:172
该代码实用Verilog实现UART功能,为Xilinx公司的设计实例。
cymometer.7z(Verilog实现)
浏览:165
频率计源码:实现频率测和占空比测量
Verilog实现冒泡排序
浏览:94
5星 · 资源好评率100%
VerilogHDL/VHDL开发之Verilog实现冒泡排序
用Verilog实现自动售货机
浏览:181
用Verilog实现的简单自动自动售货机,数字逻辑课程设计实验。
呼吸灯的Verilog实现
浏览:157
5星 · 资源好评率100%
呼吸灯的Verilog实现,基于Vivado平台,同时也可以用Modelsim进行联合仿真同时也可以在source文件夹下查看源码,在别的平台上实现呼吸灯。
DDS_TEXT1_1.1.zip_dds verilog_matlab dds_verilog dds
浏览:177
5星 · 资源好评率100%
dds用Verilog代码实现,很适合做信号处理的同学借用。
收起资源包目录
DDS(清理).rar
(34个子文件)
DDS
lpm_rom0.qip
366B
sin.cdf
334B
stp1.stp
15KB
sin.asm.rpt
6KB
sin.vwf
20KB
output_file.jic
512KB
lpm_rom0_waveforms.html
938B
sin.v.bak
12KB
Block1.bdf
2KB
sin.done
26B
sin.qsf
12KB
lpm_rom0.bsf
2KB
lpm_rom0_wave0.jpg
84KB
sin.pin
58KB
sin.qws
597B
output_file.map
130B
sin.fit.summary
613B
lpm_rom0.v
6KB
output_file.pof
512KB
sin.map.smsg
126B
sin.map.rpt
184KB
sin.map.summary
469B
sin_assignment_defaults.qdf
47KB
sin.v
12KB
sin.qpf
1KB
sin.fit.smsg
513B
sin.fit.rpt
367KB
lpm_rom0_bb.v
5KB
1024.mif
13KB
sin.sta.summary
2KB
sin.flow.rpt
13KB
sin.dpf
239B
sin.sof
485KB
sin.jdi
4KB
共 34 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
hyl0011553377
粉丝: 9
资源:
6
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
launch.json
去除链表重复元素- JavaScript版
PHP多功能域名查询系统.zip
python简单爬虫+爬取近些年CVPR网页
广东工业大学工程管理专业的详细介绍、课程设置等
基于matlab实现遗传算法求解VRPTW,可运行,附带说明.rar
基于matlab实现旋转机械故障诊断.rar
2023-04-06-项目笔记 - 第一百十七阶段 - 4.4.2.115全局变量的作用域-115 -2024.04.28
基于matlab实现文档+程序边缘计算任务卸载与资源调度的算法,是论文的源代码,具有价值.rar
Java网络爬虫(蜘蛛)源码.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功