FPGA数字钟.pdf资源-CSDN文库

版权申诉

48 浏览量 2023-05-19 13:16:21 上传评论收藏 873KB PDF 举报

资源推荐

资源详情

资源评论

.

数字钟设计

一、实验目的：

通过设计实例，深入理解自顶向下设计方法，系统设计规X、系统设计、模

块设计和系统仿真与实现各阶段的设计内容，初步掌握规 X 的数字系统设计方

法并实践。

二、实验要求：

1、系统概述：设计一个用 LED 7 段显示器显示的 24 小时制数字钟。

2、系统目标：

〔1〕用 8 个 LED 显示时间，如 9 点 25 分 10 秒显示为，09－25－10。

〔2〕设置 2 个按键，按键 SET 用于工作模式选择，按键 UP 用于设置数值。

〔可选〕

〔3〕按 SET 键循环设置工作模式为：正常显示－>时设置－>分设置－>秒设

置。在设置工作模式时，被设置相应数字按 1 秒速率闪烁，其它数字不变。

〔4〕在设置工作模式时，按 UP 键一次，被设置相应数字增加 1，加到最大

值后再加返回 0，如小时加到 23 后再加就返回 0，分和秒加到 59 后再加返回 0 。

3、系统设计依据：

外部输入时钟为 40MHZ，通过分频产生秒脉冲信号，用模 60 计数器对其计

数产生分脉冲信号，对分脉冲用模 60 计数器对其计数产生时脉冲信号，再用模

24 计数器对时脉冲计数，即可实现一天 24 小时的时间信号，通过 7 段 LED 数码

管显示出来那么为根本数字钟，校时电路通过两个外部异步按键对“时〞、

“分〞、“秒〞显示数字进展校对调整。

4、系统实现要求：

要求用 Mars-EP1C3-EDA 实验平台。芯片与封装选择：本设计用 EP1C3T

FPGA 实现，144 脚封装，输入输出为 LVTTL 电平。

5、系统验证及测试要求：

用 Mars-EP1C3-EDA 实验平台搭建模拟测试平台测试，测试验证数字钟实

现设计目标。

三、系统设计关键技术

word 版

.

发光管的余辉和人眼视觉暂留作用，使人的感觉好似各位数码管同时在显示。数

码管的轮流扫描频率不能太小，否那么数码管不能同时显示，一般扫描频率在

500Hz 到 1Khz 即可。本设计中的数码管位选信号为低电平有效，数码管的段为

低显，复位后把位选信号 d_col 赋值为 8’b1111_1110，然后以 1Khz 的扫描频

率使其循环左移，并送出相应位的字形码，即可实现数码管的动态显示。

四、系统详细设计方案：

1、系统设计分析：

数字钟是一个将“ 时〞，“分〞，“秒〞显示于人的视觉器官的计时装置。

它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，通过将外部

输入时钟为 40MHZ 分频实现。将标准秒信号送入“秒计数器〞，“秒计数器〞采

用 60 进制计数器，每累计 60 秒发生一个“分脉冲〞信号，该信号将作为“分计

数器〞的时钟脉冲。“分计数器〞也采用 60 进制计数器，每累计 60 分钟，发出

一个“时脉冲〞信号，该信号将被送到“时计数器〞。“时计数器〞采用 24 进

制计时器，可实现对一天 24 小时的累计。

将“时〞、“分〞、“秒〞计数器的输出值经七段显示译码器译码，通过八

位 LED 七段显示器显示出来，显示格式为“时—分—秒〞。

通过 Set 和 Up 按键对“时〞、“分〞、“秒〞显示数字进展校对调整，Set

键循环控制工作模式，即“正常显示〞、“时设置〞、“分设置〞、“秒设置〞

的循环控制，在设置工作模式时，被设置相应数字按 1 秒速率闪烁，其它数字不

变。Up 键实现调整状态时相应时间的快速加“1〞以实现时间校准。

2、系统时钟和复位规划：

本设计采用一个全局时钟 clk 和复位 reset。

3、顶层模块划分及模块功能说明

系统分为 5 个模块，Freq_div 模块，Clock_cnt 模块，Clock_ctl 模块，

Key_ctl 模块和 Display 模块。系统框图如图 4-1 所示，图 4-2 是顶层模块设计。

输入信号：

clk：系统时钟； reset：系统复位；

set：工作模式选择按键； up：调时按键；

word 版

剩余28页未读，继续阅读

内容反馈

版权申诉

hhappy0123456789

粉丝: 62
资源: 5万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip