没有合适的资源?快使用搜索试试~ 我知道了~
verilog-hdl电子时钟实验报告.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 121 浏览量
2023-04-10
15:01:49
上传
评论
收藏 195KB PDF 举报
温馨提示
试读
7页
verilog_hdl电子时钟实验报告.pdfverilog_hdl电子时钟实验报告.pdfverilog_hdl电子时钟实验报告.pdfverilog_hdl电子时钟实验报告.pdfverilog_hdl电子时钟实验报告.pdfverilog_hdl电子时钟实验报告.pdf
资源推荐
资源详情
资源评论
电子时钟:
电子时钟的功能:可以显示时间,还可以修改时间。
结构图 NO.7:此电路适合于设计时钟、定时器、秒表等。因为可利用键 8 和键 5 分别
控制时钟的清零和设置时间的使能;利用键 7、5 和 1 进行时、分、秒的设置。
8 7 6 5 4 3 2 1
扬声器
PIO19-PIO16
PIO23-PIO20
PIO27-PIO24
PIO31-PIO28
PIO35-PIO32
PIO39-PIO36
D8
PIO47
D7
PIO46
D6
PIO45
D5
PIO44
D4
PIO43
D3
PIO42
D2
PIO41
D1
PIO40
FPGA/CPLD
目标芯片
PIO47-PIO40
PIO7
PIO6
PIO5
PIO4
PIO3
PIO2
PIO0
D16 D15 D14 D13 D12 D11 D9
单脉冲单脉冲
键 8 键 7 键 6 键 5
单脉冲
键 4 键 3 键 2 键 1
实验电路结构图
NO.7
S
P
E
A
K
E
R
译码器 译码器 译码器 译码器 译码器 译码器
实验代码:
模块一:时间显示
//clk:秒功能的时钟信号,为 1Hz 的脉冲信号
//time_set_en:时间设置使能信号
//time_clear(键 8):时钟显示的清零
//hourh_set,hourl_set,minh_set,minl_set,sech_set,secl_set:设置后的小时、分、秒
//hourh,hourl:小时的高低位
//minh,minl:分的高低位
//sech,secl:秒的高低位
//cout:进位输出,即计满 24 小时,向天产生的进位输出信号
资源评论
hhappy0123456789
- 粉丝: 59
- 资源: 5万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 最全空间计量实证方法(空间杜宾模型和检验以及结果解释文档).txt
- 5uonly.apk
- 蓝桥杯Python组的历年真题
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 前端开发技术实验报告:内含4四实验&实验报告
- Highlight Plus v20.0.1
- 林周瑜-论文.docx
- 基于MIC+NE555光敏电阻的声光控电路Multisim仿真原理图
- 基于JSP毕业设计-基于WEB操作系统课程教学网站的设计与实现(源代码+论文).zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功