电容去耦，又称电源去耦或旁路，是一种在电子电路中常用的技术，用于减少电源线上的噪声和波动，确保电路稳定运行。去耦电容主要通过两种方式起作用：储能和降低阻抗。
从储能的角度来理解电容去耦。电容能够储存电荷，并在需要时迅速释放，从而提供瞬态电流。在电路设计中，特别是在数字电路中，由于晶体管的快速开关动作，会产生大量的瞬态电流需求。当负载（如微处理器）的电流需求突然增加时，稳压电源可能无法立即提供足够的电流，导致负载电压下降。这时，电容就像一个小型电池，提前储存能量，当负载需要时，它可以迅速提供电流，补偿电源的延迟，防止负载电压出现大的波动。
公式1（忽略电容的ESR和ESL）展示了电容如何提供瞬态电流：Ic=C(dV/dt)，其中Ic是电容电流，C是电容值，dV/dt是电压变化率。电容越大，对于相同电压变化率，提供的电流越大，能更好地满足瞬态需求。
从阻抗的角度来看，电容去耦是通过降低电源分配系统的交流阻抗实现的。当一个负载对电源产生瞬态电流需求时，如果电源系统的阻抗低，那么电压波动就会小。电容在交流条件下呈现低阻抗，所以添加电容可以显著降低电源系统的交流阻抗，使得电源能够快速响应负载变化，维持电压稳定。等效电源模型（图3）中，电源加上去耦电容后，等效阻抗Z降低，确保负载电流变化时AB两点间电压变化很小。
然而，实际应用中，电容并非理想的纯电容元件，它包含寄生参数，如等效串联电阻（ESR）和等效串联电感（ESL）。ESR代表了电容内部的损耗，而ESL是由于引线和结构引起的寄生电感，这两个因素在高频下变得显著。ESR和ESL会影响电容的充放电性能，增大了高频率下的阻抗，延长了响应时间。因此，在选择去耦电容时，必须考虑其频率特性，确保在电路的工作频率范围内，电容能有效地提供低阻抗路径。
在设计电源分配系统时，关键在于选择合适的去耦电容，以最小化整个系统的阻抗。这通常需要根据负载的需求、电源的特性以及电路的工作频率来综合考虑。正确理解和应用电容去耦原理，对于保证电路性能和稳定性至关重要。
