没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
赛灵思fpga pll 动态重配置技巧
赛灵思fpga pll 动态重配置技巧
需积分: 50
39 下载量
155 浏览量
2014-07-29
19:04:10
上传
评论
2
收藏
368KB
PDF
举报
温馨提示
立即下载
赛灵思fpga pll 动态重配置技巧英文的
资源推荐
资源评论
赛灵思FPGA的功耗优化设计.pdf
浏览：191
5星 · 资源好评率100%
赛灵思FPGA的功耗优化设计.pdf
FPGA部分动态重配置教程和实例工程
浏览：116
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
FPGA部分动态重配置傻瓜教程+实例工程_实测可行
浏览：88
3星 · 编辑精心推荐
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
altera pll重配置
浏览：136
altera pll重配置模块可解决频率切换应用场合，只用一个锁相环能代替多个，并不存在布线报警。
赛灵思 FPGA 的功耗优化设计.pdf
浏览：102
赛灵思 FPGA 的功耗优化设计
Verilog 锁相环参数动态自动生成，Xilinx MMCM 和 PLL 动态配置频率 vivado 仿真工程，verilog
浏览：158
本文介绍了Xilinx MMCM 和 PLL 的动态配置的方法 Verilog 代码计算生成 PLL_M、PLL_D、PLL_N 动态输出一个自定义频率的时钟 提供 VIVADO 仿真工程下载
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888
浏览：28
5星 · 资源好评率100%
xilinx fpga各版本mmcm/pll动态配置RTL代码，包括testbench
Vivado平台PLL设置详细介绍.pdf
浏览：82
详细介绍了Xilinx Vivado PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
浏览：94
MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。 使用的板子是zc702
FPGA——pll锁相环配置及调用（基础篇）
浏览：28
IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户
FPGA的引脚配置技巧.rar_FPGA引脚设置_altera_fpga_information62m_quartus grou
浏览：26
分配fpga管脚时对策，引脚的属性分析，quartus2中涉及的引脚有几个属性：Reserved，Group，I/O Bank，Vref Group，I/O standard（ 3.3-V LVTTL（default） ）分别代表的含义，以及设置方法。
pll.zip_PLL verilog_fpga pll_pll 配置_quartus_verilog
浏览：65
fpga配置锁相环完整程序，使用quartus IP核，Verilog语言。
基于Cyclone IV可重配置（pll_reconfig）模块配置
浏览：176
此资源主要为Cyclone IV的pll_reconfig使用范例，利用pll_reconfig实现时钟的动态配置，其详细的配置步骤可参考我的这篇博客https://blog.csdn.net/qq_44810239/article/details/109522470，此外里面还包含有Cyclone IV的器件手册中文版以及官方的pll_reconfig使用指南
FPGA的PLL模块调用.doc
浏览：32
FPGA的PLL模块调用.doc
Xilinx FPGA
浏览：52
Xilinx FPGAXilinx FPGA
Xilinx FPGA开发攻略
浏览：28
Xilinx FPGA系列入门教程（一），——开发全攻略基础篇
赛灵思FPGA-XC6SLX9最小系统资料
浏览：46
4星 · 用户满意度95%
赛灵思的FPGA-LXC6SLX9芯片最小系统板的原理及PCB，包括测试程序，资源免费开放
FPGA 最小系统原理图
浏览：173
fpga原理图 对学习与开发fpga的初学者画电路图有借鉴意义
FPGA内容介绍
浏览：74
刚接触FPGA，可以借鉴，能够对FPGA有个认识，可以看看还是比较有用的
用cadence画的fpga最小系统板
浏览：187
学习cadence时自己画的fpga最小系统板四层板，可以作为学习参考。
FPGA最小系统板
浏览：72
比赛用的FPGA最小系统板，比较方便，板子有详细的布线图，和使用说明
项目管理、协作平台 Clocking IT.zip
浏览：179
项目管理、协作平台 Clocking IT ,ClockingIT 是一个采用 Ruby 开发的项目管理、团队协作和时间跟踪的平台。
FPGA之时钟相位的理解
浏览：126
有关FPGA的设计项目中经常需要用到多个时钟，有些辅助器件的控制时钟和驱动时钟具有不同的相时钟相位，因此本文对时钟的相位作了仿真及图示说明
基于PLL的时钟恢复设计方案
浏览：127
不管是放到测试设置中，还是作为被测设备的一部分，时钟恢复都在进行准确的测试测量时发挥着重要作用。由于大多数千兆位通信系统都是同步系统，因此系统内部的数据都使用公共时钟定时。不管是沿着几英寸的电路板传送，还是经过光纤横跨大陆，数据与其定时输入的时钟之间的关系都可能会被打乱。通过直接从数据中提取时钟，可以在接收机正确实现信号再生。
Xilinx PLL 任意时钟输出程序
浏览：159
Xilinx Kintex 器件 MMCM IPcore设计任意时钟输出，含仿真和设计说明，可直接移植和工程应用
cycloneIV PLL重配置源代码
浏览：178
5星 · 资源好评率100%
基于Quartus15的 cycloneIV PLL重配置源代码，已经封装完成，可以直接调用。仅使用了ATLPLL一个IP核，资源占用非常少，支持10M-200M步进10M的时钟输出，仿真和实际测试均可正常使用。
spartan6利用原语写的pll_adv程序
浏览：130
xilinx的pll——adv代码写出来了就是报错，找了好长时间都没找到解决办法，这个程序可以帮助你解决你的问题哦
串口助手工具合集.zip
浏览：43
5星 · 资源好评率100%
收集整理常用的一些串口工具，比如串口波形显示，modbus协议调试，串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip
浏览：64
5星 · 资源好评率100%
OLED 屏幕显示时间，温度。时间可以校准，屏幕通过取模，可以显示汉字。
pn532模拟资料包.zip
浏览：168
5星 · 资源好评率100%
使用pn532实现。手环模拟加密门禁卡的一些必需软件，包括M1T-v1.6.6、M1T-v1.6.6、驱动等。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
guuch
粉丝: 1
资源:
6
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
软件测试入门简介：从基础到实践的全面介绍
2024CDA Level Ⅰ 认证考试大纲
基于AT91RM9200处理器+XC3S250E（FPGA）+AD5322采集板Cadence ORCAD(硬件原理图+PCB)
java+vue2实现zebra打印机，js实现
J-link烧录软件，用于hex文件烧录
VB打开时间同步页面/Internet时间设置.vbs
目标检测数据集：淋巴病灶检测（VOC标注，包含训练集和验证集）
关闭Windows混合睡眠、休眠
使用Vue.js实现一个注册页面操作步骤
汇编基础学习1-数据类型及寄存器学习教程
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
