没有合适的资源？快使用搜索试试~ 我知道了~

文库首页课程资源专业指导数电课程设计（十三进制同步减法计数器和串行序列信号检测器）

数电课程设计（十三进制同步减法计数器和串行序列信号检测器）

课程设计

串行序列检测器

5星 · 超过95%的资源需积分: 9 51 下载量 73 浏览量 2009-10-29 08:15:35 上传评论 4 收藏 349KB DOC 举报

温馨提示

试读

21页

很好的数电课程设计：内容有：十三进制同步减法计数器，串行序列信号检测器，六进制同步加法计数器。设计准确。希望对课设的朋友有帮助。

资源推荐

资源详情

资源评论

沈阳理工大学课程设计

1 十三进制同步减法计数（无效状态为 0001、0010、0011）的

设计

1.1 课程设计的目的：

1、了解同步计数器的工作原理和逻辑功能。

2、掌握计数器电路的分析、设计方法及应用。

3、熟悉设计过程和边沿 JK 触发器原理。

1.2 设计总框图：

输入减法计数器脉冲输出进位信号

1.3 设计过程：

1.3.1、状态图：

/ 0 / 0 / 0 / 0 / 0 / 0

1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1

/ 0

0 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0

/ 1 / 0 / 0 / 0 / 0 / 0

1.3.2、选择触发器、求时钟方程、输出方程和状态方程

（1）选择触发器

由于 JK 触发器功能齐全、使用灵活，故选用 4 个下降沿出发的边沿 JK 触发器。

（2）求时钟方程

=CP

( 3 ) 求输出方程

输出方程的卡诺图为：

00 01 11 10

1 × × ×

0 0 0 0

十三进制同步减法计数器

8421 BCD 码

沈阳理工大学课程设计

输出方程: Y = Q

（4）状态方程：

次态卡诺图：

00 01 11 10

所以：

n+1

的卡诺图为：

00 01 11 10

n+1

的卡诺图为：

00 01 11 10

n +1

的卡诺图为：

00 01 11 10

n+1

的卡诺图为：

1111 ×××× ×××× ××××

0000 0001 0110 0101

1011 1100 1110 1101

0111 1000 1010 1001

1 × × ×

0 0 0 0

1 1 1 1

0 1 1 1

1 × × ×

0 1 1 1

1 0 0 0

1 × × ×

0 0 1 0

1 0 1 0

沈阳理工大学课程设计

00 01 11 10

状态方程：

n+1

= Q

+ Q

——

_——

——

_——

+ (Q

n+1

——

+ (Q

n+1

——

+ Q

——

_——

n+1

——

（Q

——

）

驱动方程为：

J3=

_——

K3=

_——

——

J2=

——

K2=

——

J1==

——

K1=

——

J0= Q

K0=1

(6) 检验能否自启动（无效状态 0001，0010，0011）

0011 0010 1001

0001 1010

所以能自启动

1.4 逻辑接线图：

1 × × ×

0 0 0 1

1 0 0 1

沈阳理工大学课程设计

1.5 电路接线图

1.6 实验仪器

74LS112 芯片 2 块，74LS08 芯片 1 块 74LS00 芯片 2 块开关导线若干

1.7 实验结论（分析实验中出现的故障及产生的原因）

实验正常，个芯片运行正常。

沈阳理工大学课程设计

2 串行序列信号检测器（检测序列为 1101）

2.1 课程设计的目的：

1、了解同步计数器的工作原理和逻辑功能。

2、掌握计数器电路的分析、设计方法及应用。

3、熟悉设计过程和边沿 JK 触发器原理。

2.2 设计总框图：

序列发生器的时钟脉冲输出信号

2 . 3 设计过程

2 . 3 . 1 进行逻辑抽象，建立原始状态图。

1/0

0/0

1/0 1/0 0/0 1/1

1/0

0/0 0/0

0/0

2 . 3 . 2 进行状态化简，画出最简状态图

1、合并等价状态，化简原始状态图得到最简状态图

0/0

1/1

1/0 1/0 0/0

0/0 0/0 1/0

2、进行状态分配，画出用二进制编码后的状态图

状态图如下：

0/0

1/0 1/0 0/0

0 0 0 1 1 0 1 1 1 / 1

序列信号检测器（检测序

列为 1101）

剩余20页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

baooer

2012-07-12

很早以前下的都没评论，好好，东西很不错，做一点修改就好了

guodongwuyu

粉丝: 9
资源: 8

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

数电课程设计（十三进制同步减法计数器和串行序列信号检测器）

十三进制同步计数器_计数器_十三进制同步计数器_

十三进制计数器的设计

数字逻辑 课程设计 111序列检测器

用QUARTUS设计模可变计数器器

数字电子技术16进制计数器

同步13进制计数器实验电路multisim源文件（74LS76）

74160 实现12进制

数电课程设计：八进制同步加法计数器

可以控制加减的十二进制计数器

一个简单的vb小程序加减法计数器

数电课设减法计数器串行序列检测器.docx

数电课程设计,15进制计数器,串行序列检测器.docx

六进制同步减法计数器数字电子设计报告

同步五进制减法计数器.ms7

数电课程设计-四位二进制减法计数器

同步10进制减法计数器实验电路multisim源文件

带异步复位和计数使能控制的8位二进制减法计数器设计

数字钟课程设计（简洁版）

同步置数法接成的八进制计数器.ms7

同步十二进制加法计数器.zip

同步八进制加法计数器.ms7

十四进制减法同步计数器.pdf

四位二进制减法计数器

三位二进制同步减法计数器-(1).pdf

数电课程设计之任务书

数字逻辑电路 IC25_74LS193 双时钟同步十六进制加减法计数器.doc

数字电路课程设计之加减法运算电路设计

十进制加减法器数字电路课程设计

应用十四进制同步减法计数器设计数字电子的设计方案.pdf

最新资源

数字逻辑课程设计 111序列检测器