FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE。第一章 Modelsim编译Xilinx库<br>第二章 调用Xilinx CORE-Generator<br>第三章 使用Synplify.Pro综合HDL和内核<br>第四章 综合后的项目执行<br>第五章 不同类型结构的仿真
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
