下载  >  开发技术  >  其它  > verilog编写的加法树乘法器(流水线)

verilog编写的加法树乘法器(流水线) 评分:

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

...展开详情
2010-03-09 上传 大小:3KB
举报 收藏 (3)
分享

评论 下载该资源后可以进行评论 共6条

boris1990 很不错的例程~学习啦
2018-01-09
回复
jonnyjin 符合数字电路书上的结构,加点注释更容易让人看懂
2014-02-09
回复
saber159357 挺不错的,如果可以注释一下就更好了
2013-07-12
回复
i1013u 还可以,思路挺清晰的
2013-07-09
回复
beikezhouxue 虽然我没用到,但是还可以的程序了。。。。
2013-04-09
回复