IC低功耗设计_multiple-threshold-voltage资源-CSDN文库

需积分: 9 199 浏览量 2019-04-03 22:50:56 上传评论收藏 1.37MB PDF 举报

### IC低功耗设计知识点详解 #### 一、低功耗设计概述在现代电子设备中，特别是便携式和可穿戴设备，低功耗设计变得尤为重要。这不仅是为了延长电池寿命，也是为了减少热量排放，提高系统的整体性能。本文档主要介绍了数字集成电路(Digital Integrated Circuits, IC)的低功耗设计方法和技术。 #### 二、低功耗设计的基本概念 1. **静态功耗(Static Power)**：当电路处于稳定状态时，由漏电流等引起的功耗。 2. **动态功耗(Dynamic Power)**：电路在切换状态时消耗的能量，主要由电容性负载的充放电引起。 3. **开关频率(Switching Frequency)**：单位时间内电路状态改变的次数，直接影响动态功耗。 4. **电压(Voltage)**：工作电压对功耗有直接影响，降低电压可以显著减少功耗。 #### 三、低功耗设计技术 1. **电源门控(Power Gating)**：通过断开电路与电源之间的连接来关闭不使用的电路部分，以减少静态功耗。 2. **多阈值电压设计(Multiple Threshold Voltage Design)**：根据不同模块的工作需求设置不同的阈值电压，降低整个电路的功耗。 3. **动态电压和频率调整(Dynamic Voltage and Frequency Scaling, DVFS)**：根据任务负载动态调整供电电压和工作频率，以达到最优的能效比。 4. **睡眠模式(Sleep Mode)**：将暂时不工作的部分电路置于低功耗状态，仅保持必要的电路功能运行。 5. **逻辑优化**： - 使用更高效的逻辑门组合。 - 减少信号路径中的翻转次数。 6. **存储器优化**： - 使用低功耗SRAM设计。 - 减少不必要的内存访问。 7. **工艺选择**：采用更先进的制造工艺可以降低功耗，例如FinFET等新型晶体管结构。 #### 四、低功耗设计工具与流程 1. **Synopsys Low-Power Flow**：该工具提供了全面的低功耗设计解决方案，包括功耗分析、电源规划、物理实现等。 2. **低功耗设计流程**： - 功耗目标定义：根据产品需求设定功耗目标。 - 电源架构设计：设计电路的电源网络架构。 - RTL级功耗优化：在寄存器传输级进行逻辑和结构优化。 - 综合与布局布线阶段：考虑功耗约束进行综合和物理设计。 - 功耗验证：通过仿真和分析验证设计是否满足功耗要求。 #### 五、案例分析假设我们正在设计一款移动设备的处理器芯片，该芯片需要具备高性能的同时也要保证较低的功耗。我们可以采取以下策略： 1. **采用DVFS技术**：根据当前的任务负载动态调整处理器的核心电压和频率。 2. **多阈值电压设计**：不同功能模块根据其工作特点使用不同的阈值电压。 3. **电源门控**：对于长时间不使用的模块实施电源门控，减少静态功耗。 4. **逻辑和存储器优化**：采用高效的逻辑设计，并优化存储器访问模式，减少不必要的数据读写操作。 #### 六、总结低功耗设计是现代IC设计中的一个关键领域，它不仅能够提高产品的竞争力，还能减少能源消耗，有利于环境保护。通过采用各种先进的技术和工具，可以在保证性能的同时大幅降低功耗。此外，随着新技术的不断出现和发展，未来的低功耗设计将会更加高效和智能化。通过上述介绍，我们可以看到低功耗设计涉及多个层面的技术细节，从基本概念到具体的实现方法都有较为详细的阐述。对于初学者来说，这是一个很好的入门资料；而对于高级工程师而言，也可以从中获得新的灵感和技术点子。

资源推荐

资源详情

资源评论

Comments?

Send comments on the documentation by going

to http://solvnet.synopsys.com, then clicking

“Enter a Call to the Support Center.”

Synopsys

Low-Power Flow

User Guide

Version B-2008.09, September 2008

information that is the property of Synopsys, Inc. The software and documentation are furnished under a license agreement and

may be used or copied only in accordance with the terms of the license agreement. No part of the software and documentation may

be reproduced, transmitted, or translated, in any form or by any means, electronic, mechanical, manual, optical, or otherwise,

without prior written permission of Synopsys, Inc., or as expressly provided by the license agreement.

Right to Copy Documentation

The license agreement with Synopsys permits licensee to make copies of the documentation for its internal use only.

Each copy shall include all copyrights, trademarks, service marks, and proprietary rights notices, if any. Licensee must

assign sequential numbers to all copies. These copies shall contain the following legend on the cover page:

“This document is duplicated with the permission of Synopsys, Inc., for the exclusive use of

__________________________________________ and its employees. This is copy number __________.”

Destination Control Statement

All technical data contained in this publication is subject to the export control laws of the United States of America.

Disclosure to nationals of other countries contrary to United States law is prohibited. It is the reader’s responsibility to

determine the applicable regulations and to comply with them.

Disclaimer

SYNOPSYS, INC., AND ITS LICENSORS MAKE NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH

REGARD TO THIS MATERIAL, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF

MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE.

Registered Trademarks (®)

Synopsys, AMPS, Astro, Behavior Extracting Synthesis Technology, Cadabra, CATS, Certify, Design Compiler,

DesignWare, Formality, HDL Analyst, HSPICE, Identify, iN-Phase, Leda, MAST, ModelTools, NanoSim, OpenVera,

PathMill, Physical Compiler, PrimeTime, SCOPE, Simply Better Results, SiVL, SNUG, SolvNet, Synplicity, Synplify,

Synplify Pro, Synthesis Constraints Optimization Environment, TetraMAX, the Synplicity logo, VCS, Vera, and

YIELDirector are registered trademarks of Synopsys, Inc.

Trademarks (™)

AFGen, Apollo, Astro-Rail, Astro-Xtalk, Aurora, AvanWaves, BEST, Columbia, Columbia-CE, Confirma, Cosmos,

CosmosLE, CosmosScope, CRITIC, DC Expert, DC Professional, DC Ultra, Design Analyzer, Design Vision,

DesignerHDL, DesignPower, Direct Silicon Access, Discovery, Eclypse, Encore, EPIC, Galaxy, HANEX, HAPS,

HapsTrak, HDL Compiler, Hercules, Hierarchical Optimization Technology, High-performance ASIC Prototyping System,

HSIM, HSIM

plus

, i-Virtual Stepper, IICE, In-Sync, iN-Tandem, Jupiter, Jupiter-DP, JupiterXT, JupiterXT-ASIC, Liberty,

Libra-Passport, Library Compiler, Magellan, Mars, Mars-Rail, Mars-Xtalk, Milkyway, ModelSource, Module Compiler,

MultiPoint, Physical Analyst, Planet, Planet-PL, Polaris, Power Compiler, Raphael, Saturn, Scirocco, Scirocco-i,

Star-RCXT, Star-SimXT, System Compiler, System Designer, Taurus, TotalRecall, TSUPREM-4, VCS Express, VCSi,

VHDL Compiler, VirSim, and VMC are trademarks of Synopsys, Inc.

Service Marks (

)

MAP-in, SVP Café, and TAP-in are service marks of Synopsys, Inc.

SystemC is a trademark of the Open SystemC Initiative and is used under license.

ARM and AMBA are registered trademarks of ARM Limited.

Saber is a registered trademark of SabreMark Limited Partnership and is used under license.

All other product or company names may be trademarks of their respective owners.

Synopsys Low-Power Flow User Guide, version B-2008.09

iii

Contents

What’s New in This Release . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . viii

About This Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . viii

Customer Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xi

1. Low-Power Design Strategies

Increasing Challenges of Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2

Dynamic and Static Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2

Dynamic Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3

Static (Leakage) Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4

Power Reduction Methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5

Supply Voltage Reduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5

Clock Gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6

Multiple-Vt Library Cells. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7

Multivoltage Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8

Power Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9

Dynamic Voltage and Frequency Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12

2. Library Requirements

Liberty PG Pin Syntax. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2

Clock-Gating Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2

Level Shifters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3

Isolation Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3

Power-Switch Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4

Always-On Logic Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4

Retention Register Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4

3. Power Intent Specification

Unified Power Format (UPF) Standard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2

Power Intent Concepts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2

Synopsys Low-Power Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7

UPF Commands in Synopsys Tools . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9

Load/Save/Scope Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11

upf_version . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11

set_scope . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11

load_upf . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11

save_upf . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12

Basic Power Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12

create_power_domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12

create_supply_net . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14

create_supply_port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14

set_domain_supply_net . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15

connect_supply_net . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16

create_power_switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18

map_power_switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19

Level Shifter Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20

set_level_shifter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20

name_format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22

Isolation Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22

set_isolation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22

set_isolation_control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24

name_format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24

Retention Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25

set_retention. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25

set_retention_control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26

map_retention_cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27

Power State Table Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27

create_pst. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27

add_port_state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28

add_pst_state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29

Verification Extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29

set_design_top . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29

Power Supply Reporting and Collection Commands . . . . . . . . . . . . . . . . . . . . . . . . 3-30

Low-Power Intent in Earlier Releases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30

4. UPF Script Examples

Simple Multivoltage Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2

Bottom-Up Power Intent Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2

Changes Written by the save_upf Command . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3

Top-Down Power Intent Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4

Switched Power Supply Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4

Hierarchy and the get_supply_net Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8

Power Switching States for a Macro Cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8

5. Tool-Specific Usage Recommendations

Power-Aware Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2

Original RTL + UPF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5

Gate-Level Netlist + UPF’ from Design Compiler. . . . . . . . . . . . . . . . . . . . . . . . 5-5

Gate-Level Netlist + UPF’’ and P/G Netlist from IC Compiler . . . . . . . . . . . . . . 5-6

Logic Synthesis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7

Clock Gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8

Level Shifter and Isolation Cell Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10

Compile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11

Leakage Power Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12

Multivoltage Checking. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12

DFT Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12

Scan Insertion Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13

Scan Insertion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14

SCANDEF File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15

Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-16

Writing Out the Design Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-16

Design Planning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17

Power Domains and Voltage Areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17

Power-Related Cell Placement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19

Power Planning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21

剩余127页未读，继续阅读

评论收藏

内容反馈

fancykid

粉丝: 0
资源: 5

IC低功耗设计

IC设计中的低功耗解决方案

IC 设计于发展前景

IC设计理论

微电子器件与IC设计

数字IC低功耗设计综述.pdf

IC设计人员必需的低功耗设计技术

低功耗设计综述 低功耗设计综述 低功耗设计综述

伯克利和哈工大ic设计低功耗教材

数字IC设计

IC设计verilog

IC设计-HW11

IC设计-HW21

IC设计-HW31

电源的低功耗设计.pdf

低功耗CMOS电路设计

全流程低功耗设计技术

数字IC\FPGA低功耗设计

超大规模集成电路中低功耗设计与分析.pdf

IC设计全攻略

IC设计中的IT环境

IC 卡门禁系统设计

低功耗高瞬态无片外电容LDO的设计实例

低功耗射频IC卡读写器设计.rar

降低继电器维持电流，继电器低功耗设计

PHILPS76X单片机的低功耗设计方法.pdf

最新资源

低功耗设计综述低功耗设计综述低功耗设计综述