FPGA 实现 DisplayPort 在当前的消费电子市场中,高清 3D 电视和 4K x 2K LCD 显示器等新兴技术的出现,带来了对高带宽的需求。为满足这种需求,视频电子标准协会 (VESA) 于 2007 年推出了 DisplayPort,并不断地对其进行优化。DisplayPort 可以在单根线缆内支持多达 4 个通道且每通-channeled 最高 2.7Gbps 的数据率,以满足高清电视和显示器之间的巨大数据吞吐量。 为了在控制成本的同时满足这种带宽需求,FPGA 可以作为一种解决方案,以实现 DisplayPort。FPGA 能够提供高带宽、低延迟和灵活的设计,使其非常适合 DisplayPort 的实现。 在 DisplayPort 的实现中,Policy Maker 是一个关键的差异。Policy Maker 负责管理链路和流,并对链路和流进行初始化和维护。Link Policy Maker 可管理链路,并负责保持链路同步;Stream Policy Maker 可管理传输初始化,并通过底层硬件对行动序列施加控制来维护同步流。Policy Maker 的上述要素需根据特定的实施来决定,而且可在操作系统、软件驱动程序、固件或者 FPGA 逻辑中进行配置。 在 FPGA 实现 DisplayPort 中,Policy Maker 的实现是非常重要的。FPGA 可以提供灵活的设计,使得 Policy Maker 的实现变得更加灵活和可靠。同时,FPGA 也可以提供高带宽和低延迟,以满足 DisplayPort 的需求。 在 FPGA 实现 DisplayPort 中,Xilinx 的 LogiCORETM DisplayPort v1.1(v1.2 将在 IDS 12.1 中配套提供)是一个灵活可编程的 VESA DisplayPort v.1.1a 解决方案。该 IP 可随时提供给 Xilinx 的客户,但在用户展开设计之前,建议先了解与该标准的部分关键功能有关的其它背景信息,如 Policy Maker,以及如何使用 XAPP“使用 MicroBlazeTM 嵌入式系统实施 DisplayPort Source PolicyMaker 控制系统参考设计”在东京电子设备 (TED) 提供的 Spartan-6 消费类视频套件上完成实施工作。 FPGA 实现 DisplayPort 是一种解决方案,可以满足高清电视和显示器之间的巨大数据吞吐量的需求。FPGA 可以提供高带宽、低延迟和灵活的设计,使其非常适合 DisplayPort 的实现。Policy Maker 是一个关键的差异,在 FPGA 实现 DisplayPort 中,Policy Maker 的实现是非常重要的。
- bffgot2012-09-04原以为是FPGA实现DisplayPort的具体实现方案
- 粉丝: 28
- 资源: 1
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 系统学习linux命令
- java毕业设计-基于SSM的党务政务服务热线平台【代码+论文+PPT】.zip
- YOLOv3 在 GPU 上使用自己的数据进行训练 YOLOv3 的 Keras 实现.zip
- YOLOv3 和 YOLOv3-tiny 的 Tensorflow js 实现.zip
- 石头剪刀布-YOLOV7标记的数据集
- YOLOV3 pytorch 实现为 python 包.zip
- 石头剪刀布-YOLOV8标记的数据集
- YOLOv2 在 TF,Keras 中的实现 允许在不同的特征检测器(MobileNet、Darknet-19)上进行实验 论文.zip
- 石头剪刀布-YOLOV11标记的数据集
- YoloV1的tensorflow实现.zip