目 录
1 设计目的..............................................................................................................................................................1
2 设计要求和任务..................................................................................................................................................1
2.1 设计任务...................................................................................................................................................1
2.2 设计要求...................................................................................................................................................1
3 总体设计思路及原理描述..................................................................................................................................1
4 分层次方案设计及代码描述..............................................................................................................................2
4.1 控制模块的设计...............................................................................................................................................2
4.1.1 cornal 模块分析.............................................................................................................................2
4.1.2 cornal 模块 VHDL 程序描述........................................................................................................3
4.2 送数据模块的设计...................................................................................................................................7
4.2.2 ch41a 模块 VHDL 程序描述.........................................................................................................8
4.3 产生数码管片选信号模块的设计...........................................................................................................9
4.3.1 sel 模块分析...................................................................................................................................9
4.3.2 sel 模块 VHDL 程序描述..............................................................................................................9
4.4 七段译码器模块的设计.........................................................................................................................10
4.4.1 disp 模块分析..............................................................................................................................10
4.4.2 disp 模块 VHDL 程序描述..........................................................................................................11
4.5 顶层原理图设计.....................................................................................................................................11
5 各模块的时序仿真图........................................................................................................................................12
6 总结....................................................................................................................................................................15
7 参考文献............................................................................................................................................................15
