XilinxVIvadoFFTIP核手册_赛灵思fftip核使用资源-CSDN文库

5星 · 超过95%的资源需积分: 5 198 浏览量 2020-08-17 23:24:41 上传评论 10 收藏 2.11MB PDF 举报

资源推荐

资源详情

资源评论

Fast Fourier

Transform v9.1

LogiCORE IP Product Guide

Vivado Design Suite

PG109 June 17, 2020

Fast Fourier Transform v9.1 2

PG109 June 17, 2020 www.xilinx.com

Table of Contents

IP Facts

Chapter 1: Overview

Core Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Licensing and Ordering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Chapter 2: Product Specification

Resource Utilization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Port Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Chapter 3: Designing with the Core

Clocking. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Event Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

AXI4-Stream Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Theory of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Chapter 4: Design Flow Steps

Customizing and Generating the Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

System Generator for DSP Graphical User Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Constraining the Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Synthesis and Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Chapter 5: C Model

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Unpacking and Model Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Installation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Software Requirements. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

FFT C Model Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

C Model Example Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Compiling with the FFT C Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Send Feedback

Fast Fourier Transform v9.1 3

PG109 June 17, 2020 www.xilinx.com

FFT MATLAB Software MEX Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

MEX Function Example Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Modeling Multichannel FFTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Dependent Libraries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Chapter 6: Test Bench

Demonstration Test Bench . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Appendix A: Upgrading

Migrating to the Vivado Design Suite. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Upgrading in the Vivado Design Suite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Appendix B: Debugging

Finding Help on Xilinx.com . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Debug Tools . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Simulation Debug. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

AXI4-Stream Interface Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Appendix C: Additional Resources and Legal Notices

Xilinx Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

Documentation Navigator and Design Hubs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

Please Read: Important Legal Notices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Send Feedback

Fast Fourier Transform v9.1 4

PG109 June 17, 2020 www.xilinx.com Product Specification

Introduction

The Xilinx® LogiCORE™ IP Fast Fourier

Transform (FFT) core implements the

Cooley-Tukey FFT algorithm, a computationally

efficient method for calculating the Discrete

Fourier Transform (DFT).

Features

• Forward and inverse complex FFT, run time

configurable

• Transform sizes N = 2

, m = 3 – 16

• Data sample precision b

= 8 – 34

• Phase factor precision b

= 8 – 34

• Arithmetic types:

Unscaled (full-precision) fixed-point

Scaled fixed-point

Block floating-point

• Fixed-point or floating-point interface

• Rounding or truncation after the butterfly

• Block RAM or Distributed RAM for data and

phase-factor storage

• Optional run time configurable transform

point size

• Run time configurable scaling schedule for

scaled fixed-point cores

• Bit/digit reversed or natural output order

• Optional cyclic prefix insertion for digital

communications systems

• Four architectures offer a trade-off between

core size and transform time

• Bit accurate C model and MEX function for

system modeling available for download

IP Facts

LogiCORE IP Facts Table

Core Specifics

Supported

Device Family

(1)

UltraScale+™

UltraScale™

Zynq®-7000 SoC

7 Series

Supported User

Interfaces

AXI4-Stream

Resources

Performance and Resource Utilization web

page

Provided with Core

Design Files Encrypted RTL

Example Design Not Provided

Test Bench VHDL

Constraints File Not Provided

Simulation

Model

Encrypted VHDL

C Model

Supported

S/W Driver

N/A

Tested Design Flows

(2)

Design Entry

Vivado® Design Suite

System Generator for DSP

Simulation

For supported simulators, see the

Xilinx Design Tools: Release Notes Guide.

Synthesis Vivado Synthesis

Support

Release Notes

and Known

Issues

Master Answer Record: 54501

All Vivado IP

Change Logs

Master Vivado IP Change Logs: 72775

Xilinx Support web page

Notes:

1. For a complete listing of supported devices, see the Vivado IP

catalog.

2. For the supported versions of the tools, see the

Xilinx Design Tools: Release Notes Guide.

Send Feedback

剩余96页未读，继续阅读

评论收藏

内容反馈

蟹蛛

2023-07-27

作者在这本手册中以简洁的语言解释了复杂的概念，让我不再感到困惑。
马虫医生

2023-07-27

这本手册不仅仅是一个技术指南，它还提供了一些实际案例，让我能够将所学知识应用到实际项目中。
今年也要加油呀

2023-07-27

作为一个初学者，这本手册对我来说非常友好，提供了清晰的指导和例子，使我能够快速上手。
空城大大叔

2023-07-27

这本文件详细介绍了Xilinx Vivado FFT IP核的使用方法，让我能够轻松地理解并应用该核。
销号le

2023-07-27

这本手册中的实例和解释非常实用，帮助我理解了FFT算法的原理和应用场景。

baidu_41433755

粉丝: 1
资源: 3

Xilinx VIvado FFT IP核手册

最新资源

Xilinx VIvado FFT IP核手册

Vivado FFT IP核例程

vivado的IP核

vivado fft ip核英文文档

Xilinx vivado FFT IP核v9.0官方手册 pg109

最全的xilinx vivado ip核license

Vivado常用IP核DataSheet汇总

Vivado Xilinx FFT快速傅里叶变换IP核详解

altera的FFT_ip核使用官方手册

xilinx FFT核手册

Xilinx FFT IP核

基于Xilinx FPGA IP核的FFT算法的设计与实现.pdf

基于Xilinx FPGA IP核的FFT算法的设计与实现

fp23fftk：最新的Xilinx FPGA的浮点正向反向快速傅立叶变换（FFT）IP内核（源语言-VHDL）

Xilinx的IP：1024点FFT快速傅立叶变换.7z

Vivado使用手册

vivado fft ip核详细介绍

IP核用户使用手册

FFT Vivado IP核实现

vivado fir IP核的使用

Vivado 2016.1 License文件（多IP核）

vivado license 多个IP核破解

vivado自定义IP核的设计及调用系统IP核

Altera最新FFT ip核使用手册

VIVADO 的8点FFT的实现（VHDL语言/FFT、ROM、时钟等IP核的使用）

yy.rar_XILINX FFT IP核_Xilinx fft_fft xilinx_fft xilinx core_xili

Xilinx FFT IP CORE（V7.1）的调用与仿真（自编程序）

Xilinx ISE中调用FFT IP Core的源程序

vivado ip custom manual

vivado FFT IP模块datasheet

最新资源