数字电路实验三 触发器.docx
版权申诉
119 浏览量
2022-07-13
18:23:04
上传
评论
收藏 472KB DOCX 举报
实验五 触发器
一、实验目的
1、掌握基本 RS、JK、D 和 T 触发器的逻辑功能；
2、掌握集成触发器的逻辑功能及使用方法；
3、学会触发器之间相互转换的方法。
二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可从一个稳定状态
翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
l、基本 RS 触发器
图 8—1 为由两个与非门交叉耦合构成的基本 RS 触发器，它是无时钟控制低电平直接触发的触发器。基本
RS 触发器具有置“0＂、置“l”和“保持”三种功能。通常称S 为置“l”端，因为S ＝0（ R ＝1）时触发器被
置“1”； R 为置“0”端，因为R =0（ S ＝l）时触发器被置“0”，当S ＝ R ＝1 时状态保持；S ＝ R ＝0 时，触
发器状态不定，应避免此种情况发生，表 8 一 1 为基本 RS 触发器的功能表。
基本 RS 触发器。也可以用两个“或非门”组成，此时为高电平触发有效。
2、JK 触发器
在输人信号为双端的情况下，JK 触发器是功能
完善、使用灵活和通用性较强的一种触发器。本实
JK 触发器的状态方程为
Q
n+1
J 和 K 是数据输入端，是触发器状态更新的依
据 ，若 J、K 有两个或两个以上输入端时，组成“与”
的关系。 Q 与 Q 为两个互补输出端。通常把
Q= 0、 Q =1 的状态定为触发器 0 的状态；而把 Q=1，
Q =0 定为 1 的状态。
下降沿触发 JK 触发器的功能如表 8—2
注：X 一任意态，↓一高到低电平跳变，↑一低到高电平跳变，Ø 为不定态，Q 为原状态，Q 为变化后的状
n
n+1
态（改变与否都可能），Q 为与原态相反态。K 触发器常被用作缓冲存储器、移位寄存器和计数器。
n
3、D 触发器
在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Q ＝D ，其输出状态的更新发生在
n+1
n
CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发
器的应用很广，可用作数字信号的寄存，移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。
如双 D 74LS74、四 D 74LS175、六 D 74LS174 等。74LS74 的功能如表 8-3。
1
资源评论
