stratix10_FPGA

Stratix 10 器件重新设计了内核体系结构，包括了更多的寄存器，即，超级寄存器，分布在内核架构的各个地方。每一互联布线段以及所有功能模块的输入上都有这些寄存器。 在每一水平和垂直布线段的交叉点上，以小方块表示超级寄存器。 这一体系结构布满了可旁路的时序重排和流水线寄存器。这一方法断开了自适应逻辑模组(ALM)本身功能寄存器之间的关联，使用了超级寄存器对关键通路进行时序重排和流水线处理，从而提高了设计效率。