信号完整性（Signal Integrity，SI）是电子工程中的一个关键概念，它关注的是电路设计中的互连线可能引起的一系列问题。具体来说，信号完整性涉及到信号在电路中传输时是否能被正确接收，信号之间是否存在干扰，信号是否会损坏电子元件以及是否会对电磁环境造成污染。在高速电路设计中，由于信号边沿速率加快，时钟速率提高，电路集成度增加，以及研发到市场的时间压缩，使得信号完整性问题变得更加突出。这些问题包括反射、串扰、传输延时和电源/地平面噪声等，都可能严重影响电路的功能正确性。因此，信号完整性设计需要在产品设计的早期阶段考虑，以有效节省时间和成本。
高速信号设计中，当信号的边沿时间小于4到6倍的走线传输时延时，信号应当作为高速信号处理，此时应使用分布参数模型进行分析。与之相对的是集总参数模型，它假定在同一时间所有管脚的波形是相同的，而分布参数模型则允许同一时间管脚上的波形不同。
信号完整性的研究范围覆盖了从芯片级（Silicon Level）、封装级（Package Level）到板级（Board Level）。在板级信号完整性的研究范围内，信号完整性工程师需要设计互连系统，保证信号接收的质量和正确性，并且尽可能地最大化互连系统的性能并最小化成本。
信号质量是另一个与信号完整性紧密相关的概念，它指的是信号能够被接收电路正确识别的电气标准。信号质量的考量包括过冲、回冲、振铃、边沿单调性和抖动等多个方面。过冲指的是信号超过供电电压Vcc或低于地电压Vss的幅度，若过大可能会损坏器件或造成过多的能量。回冲是指信号在达到最低或最高电压后回弹至Vss或Vcc之上或之下的现象，这可能会导致逻辑错误。振铃是指信号跳变后产生的振荡现象，同样可导致逻辑错误。边沿单调性关注的是信号波形在翻转门限电平时是否存在突变。抖动则是指信号边沿时间的不一致性，它会影响时钟信号和数据信号的同步。
因此，信号完整性和信号质量是高速电路设计中不可或缺的两个方面，它们要求工程师具备深入的理解和相应的解决策略，以确保电路能够在极端条件下稳定工作。
