没有合适的资源?快使用搜索试试~ 我知道了~
北工大计算机组成原理课设project2.rar
共109个文件
dat:16个
vhd:16个
dbs:16个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 22 下载量 60 浏览量
2021-12-16
14:11:59
上传
评论 4
收藏 165KB RAR 举报
温馨提示
Project2 VerilogHDL 完成多周期处理器开发 配套实验报告见个人主页Word版 配套实验报告见个人主页Word版 一、设计说明 1.处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2={MIPS-Lite1,lb,sb}。 b)MIPS-Lite1={addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt,jal,jr }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 2.处理器为多周期设计。 二、设计要求 3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。 a)数据通路应至少包括如下module:PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组,也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、 DM(数据存储器)等。 b)IM:容量为1KB(8bit×1024)。 c)DM:容量为1KB(8bit×1024) ,采用小端序方式存取数据。 4.Figure1为供你参考的数据通路架构图。
资源推荐
资源详情
资源评论
收起资源包目录
北工大计算机组成原理课设project2.rar (109个子文件)
_info 6KB
_vmake 26B
测试程序.asm 0B
verilog.asm64 82KB
verilog.asm64 37KB
verilog.asm64 34KB
verilog.asm64 24KB
verilog.asm64 22KB
verilog.asm64 17KB
verilog.asm64 9KB
verilog.asm64 8KB
verilog.asm64 8KB
verilog.asm64 6KB
verilog.asm64 6KB
verilog.asm64 5KB
verilog.asm64 5KB
verilog.asm64 5KB
verilog.asm64 5KB
npc.v.bak 906B
_primary.dat 5KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 2KB
_primary.dat 1KB
_primary.dat 1KB
_primary.dat 770B
_primary.dat 515B
_primary.dat 373B
_primary.dat 351B
_primary.dat 315B
_primary.dat 312B
_primary.dat 272B
_primary.dat 270B
_primary.dat 268B
_primary.dat 268B
_primary.dbs 7KB
_primary.dbs 4KB
_primary.dbs 2KB
_primary.dbs 2KB
_primary.dbs 2KB
_primary.dbs 2KB
_primary.dbs 972B
_primary.dbs 591B
_primary.dbs 540B
_primary.dbs 473B
_primary.dbs 433B
_primary.dbs 430B
_primary.dbs 398B
_primary.dbs 395B
_primary.dbs 392B
_primary.dbs 392B
test2.mpf 86KB
work4.mpf 86KB
work2.mpf 86KB
work4.cr.mti 4KB
te2.cr.mti 4KB
work2.cr.mti 3KB
test2.cr.mti 3KB
verilog.rw64 5KB
verilog.rw64 1KB
verilog.rw64 789B
verilog.rw64 752B
verilog.rw64 701B
verilog.rw64 524B
verilog.rw64 493B
verilog.rw64 261B
verilog.rw64 249B
verilog.rw64 249B
verilog.rw64 248B
verilog.rw64 230B
verilog.rw64 230B
verilog.rw64 229B
verilog.rw64 229B
1.txt 958B
controlnew.v 4KB
main.v 2KB
gpr.v 1KB
npc.v 935B
dm.v 799B
alu.v 519B
ext.v 306B
TEST.v 236B
imreg.v 219B
pcreg.v 209B
im.v 197B
rega.v 164B
aluout.v 163B
regdm.v 162B
regb.v 161B
_primary.vhd 2KB
_primary.vhd 1KB
_primary.vhd 525B
_primary.vhd 482B
_primary.vhd 462B
_primary.vhd 441B
_primary.vhd 298B
_primary.vhd 298B
_primary.vhd 270B
_primary.vhd 257B
_primary.vhd 255B
共 109 条
- 1
- 2
猪猪小侠
- 粉丝: 25
- 资源: 13
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- TestBank.java
- js-leetcode题解之146-lru-cache.js
- js-leetcode题解之145-binary-tree-postorder-traversal.js
- js-leetcode题解之144-binary-tree-preorder-traversal.js
- js-leetcode题解之143-reorder-list.js
- js-leetcode题解之142-linked-list-cycle-ii.js
- js-leetcode题解之141-linked-list-cycle.js
- js-leetcode题解之140-word-break-ii.js
- js-leetcode题解之139-word-break.js
- js-leetcode题解之138-copy-list-with-random-pointer.js
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
- 5
前往页