北京工业大学计算机组成原理project3代码，测试程序

北京工业大学计算机组成原理课程设计project3，99分， 代码执行遇到问题请私聊，完美售后， 代码执行遇到问题请私聊，完美售后 配套实验报告见个人主页 配套实验报告见个人主页 配套实验报告见个人主页 一份价格一份货，这是2021年的课设作业，去年熬夜干出来的，就当一点辛苦奶茶钱吧 Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。 b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。