没有合适的资源?快使用搜索试试~ 我知道了~
1
资源推荐
资源详情
资源评论
![application/x-rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![application/x-rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![exe](https://img-home.csdnimg.cn/images/20210720083343.png)
![7z](https://img-home.csdnimg.cn/images/20210720083312.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![](https://csdnimg.cn/release/download_crawler_static/89349801/bg1.jpg)
Micro-architecture d’un processeur mono-cycle
ARM7TDMI simplifié
yann.douze@sorbonne-universite.fr
1
![](https://csdnimg.cn/release/download_crawler_static/89349801/bg2.jpg)
Introduction
– Objectif du cours : Décrire l’architecture d’un processeur Monocycle
– On prend pour exemple le jeu d’instruction du processeur ARM7TDMI
– 1
ère
partie : présentation de l’architecture du processeur ARM7TDMI
– 2
ème
partie : comment concevoir un processeur étape par étape
2
![](https://csdnimg.cn/release/download_crawler_static/89349801/bg3.jpg)
1
ère
partie :
Architecture ARM7TDMI
n Processeur 32-bit
n UAL 32-bit
n File de registres
n Registre à décalage
n Multiplieur 32x8
3
![](https://csdnimg.cn/release/download_crawler_static/89349801/bg4.jpg)
Caractéristiques générales
• Architecture load-store
• Les instructions ne traitent que des données en registre et placent les résultats en registre. Les seules
opérations accédant à la mémoire sont celles qui copient une valeur mémoire vers un registre (load) et
celles qui copient une valeur registre vers la mémoire (store).
• Format de codage fixe des instructions
• Toutes les instructions sont codées su r 32 bits.
• Format 3 adresses des instructions de traitement
• Deux registres opérandes et un registre résultat, qui peuvent être spécifiés indépendamment.
• Exécution conditionnelle
• Chaque instruction peut s’exécuter conditionnellement
• UAL + shift
• Possibilité d’effectuer une opération Arithmétique ou Logique et un décalage en une instruction (1 cycle),
la ou elles sont réalisées par des instructions séparées sur la plupart des autres processeurs
4
![](https://csdnimg.cn/release/download_crawler_static/89349801/bg5.jpg)
Unité de traitement
• Unités fonctionnelles de l’UT:
– File de registres
• 16 registres pour permettre une manipulation souple
des données et stockage des résultats de l’UAL
– Unité Arithmétique et Logique (UAL)
• 2 opérandes : entrée A donnée provenant d’un
registre, entrée B donnée reliée au décaleur
• Résultat de l’UAL: renvoyé dans un registre
– Registre à décalage
Séquenceur
Décodeur
Unité de traitement
UAL
décal
File
de
registres
mémoire
Reg addr.
Reg din
Unité de
commande
Reg dout
Signaux de
contrôle
Signaux de contrôle
Reg inst
Rd
Rn Rm
bus
A
bus
B
5
剩余54页未读,继续阅读
资源评论
![avatar-default](https://csdnimg.cn/release/downloadcmsfe/public/img/lazyLogo2.1882d7f4.png)
![avatar](https://profile-avatar.csdnimg.cn/default.jpg!1)
SamuelCc03
- 粉丝: 0
- 资源: 1
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助
![voice](https://csdnimg.cn/release/downloadcmsfe/public/img/voice.245cc511.png)
![center-task](https://csdnimg.cn/release/downloadcmsfe/public/img/center-task.c2eda91a.png)
安全验证
文档复制为VIP权益,开通VIP直接复制
![dialog-icon](https://csdnimg.cn/release/downloadcmsfe/public/img/green-success.6a4acb44.png)