实验二：状态机.docx

一、 实验目的 1． 对有限状态机(FSM)做初步了解。 2． 巩固 VIVADO 环境下的 Verilog HDL 编程设计的基础。 二、 实验内容 1、 利用状态机编写的流水灯 2、了解 Gray 编码和 One-hot 编码两种状态机； 3、 了解触发器部分和组合逻辑部分结合与分开两种状态机。