HDL开发的流程和工具IC设计流程典型芯片开发步骤 (2).pdf
版权申诉
193 浏览量
2023-02-28
20:30:51
上传
评论
收藏 403KB PDF 举报
HDL
开发的流程和工具
IC
设计流程 典型芯片开发步骤
HDL
开发的流程和工具
+IC
设计流程
+
典型芯片开发步
2006-11-23 19:17:04|
分类：
IC
|
字号 订阅
HDL
相关工具简介
HDL
即
Hardware Description Language
，硬件描述语言，主 要
用来描术电子电路的结构、 行为、功能和接口。 采用
HDL
语言描述电路与传统的利用原理图设计电路有很大的不同， 主要特点
如下： 采用自顶向下的设计方式 采用语言描述硬件 多种输入方式 存
档、交流方便 便于集体协作 便于早期规划 电脑辅助完成部分工作 电
路验证更完善
HDL
语言有多种，现最流行的是
VHDL
和
Verilog
HDL
，并且各有其特点。一般认为
VHDL
语法类似于
Ada
语言，语法繁锁，关键字较长，学习较困难，对电路的行为 描述能力
较强，但对开关级电路描述能力 不强；
Verilog
则类似于
C
语言，
语法简洁，入门较易，对底 层电路描述能力较强， 但行为描述能力较
VHDL
弱。但
VHDL
和
Verilog
的市场占有 率相当，且各
EDA
工具一般都支持两种语
言，所以很难断 言哪种语言将更有前途。目前两种语言都在发展当
剩余12页未读，继续阅读
资源评论
