实验五计数器及其应用一、实验目的1、学习用集成触发器构成计数器的.docx资源-CSDN文库

版权申诉

47 浏览量 2022-11-01 20:37:06 上传评论收藏 237KB DOCX 举报

资源推荐

资源详情

资源评论

实验五计数器及其应用

一、实验目的

1、学习用集成触发器构成计数器的方法

2、掌握中规模集成计数器的使用及功能测试方法

3、运用集成计数计构成 1/N 分频器

二、实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、

分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步

计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋

势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL

还是 CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能

表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、用 D 触发器构成异步二进制加／减计数器

图 5－1 是用四只 D 触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接

成 T'触发器，再由低位触发器的Q 端和高一位的 CP 端相连接。

图 5－1 四位二进制异步加法计数器

若将图 5－1 稍加改动，即将低位触发器的 Q 端与高一位的 CP 端相连接，即构成了一个 4 位二进

制减法计数器。

2、中规模十进制计数器

CC40192 是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及

逻辑符号如图 5－2 所示。

图 5－2 CC40192 引脚排列及逻辑符号

LD

图中

—置数端 CP —加计数端 CP —减计数端

U

D

CO

BO

—非同步借位输出端

—非同步进位输出端

D 、D 、D 、D —计数器输入端

0

1

2

3

Q 、Q 、Q 、Q —数据输出端 CR—清除端

0

1

2

3

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余3页未读，立即下载

内容反馈

版权申诉

G11176593

粉丝: 6670
资源: 3万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip