实验九
Moore 型同步时序逻辑电路的分析与设计
22920132203686 薛清文 周 2 下午实验
一．
实验目的：
1.
同步时序逻辑电路的分析与设计方法
2.
D，JK 触发器的特性机器检测方法。
2.掌握时序逻辑电路的测试方法。
3.了解时序电路自启动设计方法。
4.
了解同步时序电路状态编码对电路优化作用。
二．
实验原理：
二、
1.Moore 同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，
在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号
或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电
路的功能。
2.Moore 同步时序逻辑电路的设计方法：
（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数 N，求出触发器数 n，触发器数按下列公式求：2
n-1
<N <2
n
（N 为状态数、n 为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当 N <2
n
时，应进行空转检验，以免电路进入无效状态不
能启动。
（8）功能仿真，时序仿真。
3.同步时序逻辑电路的设计举例：
试用 D 触发器设 421 码模 5 加法计数器。
（1）分析题意：由于是模 5（421 码）加法计数器，其状态转换图如图 1 所示：
（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2
n-1
<N <2
n
，n=3。
（4）触发器选型：选择 D 触发器。
（5）状态编码：Q3、Q2、Q1 按 421 码规律变化。
评论0
最新资源