没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
基于FPGA的8线-3线优先编码器
基于FPGA的8线-3线优先编码器
FPGA
VHDL
QuartusII
需积分: 50
24 下载量
96 浏览量
2012-10-04
01:01:44
上传
评论
2
收藏
859B
VHD
举报
温馨提示
立即下载
采用VHDL语言编写的，基于FPGA平台的简单的8-3优先编码器完整程序，已编译通过，结果正确。
资源推荐
资源评论
8线-3线编码器 优先编码器+八选一数据选择器 FPGA设计Verilog逻辑源码Quartus工程文件.zip
浏览：8
5星 · 资源好评率100%
8线-3线编码器 优先编码器+八选一数据选择器 FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module yxbm_83(y,eo,gs,i,ei); input [7:0] i; //8位输入i input ei; //使能输入端ei
8线3线优先编码器74LS148multisim源文件
浏览：60
5星 · 资源好评率100%
8线3线优先编码器74LS148multisim源文件，可用于学习74LS148芯片，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
FPGA 八线三线编码器
浏览：75
基于FPGA而设计的八线三线编码器，，输入八个端口输出三个
基于fpga 的8-3编码器程序设计
浏览：159
基于fpga 的8-3编码器程序设计 entity encode8to3 is port(y:in std_logic_vector(7 downto 0); vel:out std_logic_vector(2 downto 0)); end entity encode8to3;
8-3优先编码器
浏览：150
基于vhdl的8-3优先编码器，适用于初学者与课堂作业，这是我在数电课上写的，通俗易懂
8线3线优先编码器VHDL实现
浏览：183
5星 · 资源好评率100%
这是用VHDL写的实现8线——3线优先编码器，老师检查过的，希望对大家有帮助！
VHDL语言实现8位优先编码器
浏览：60
功能:允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。
16线4线优先编码器vhdl设计
浏览：195
5星 · 资源好评率100%
经硬件测试可以通过，如果打不开的话就用文本打开
VHDL实验报告——8-3优先编码器
浏览：165
VHDL实验报告——8-3优先编码器 这是用来写实验报告的 可以算是借鉴。
8、3编码器
浏览：76
8输入 3输出 编码器 verilog硬件描述语言
基于FPGA的基带编码器设计
浏览：38
基于FPGA的基带编码器设计
基于FPGA的HDB3码的编码器
浏览：80
摘 要 HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。本文先对HDB3码，FPGA器件和EDA技术的发展背景进行
基于FPGA的RS编码器
浏览：172
4星 · 用户满意度95%
FPGA进行RS编码，其设计的关键是伽罗华域乘法器，内附WORD说明
基于FPGA的新型绝对式编码器
浏览：17
介绍了一种基于FPGA的新型绝对式编码器。利用FPGA和硬件描述语言，采用自顶向下的设计方法，实现了辨向模块、串/并转换模块、查表译码模块以及NiosⅡ软核CPU等功能模块的设计，以及绝对位置的准确测量。该编码器具有结构紧凑、集成度高的优点，以适应工程上对绝对式编码器小型化的要求。
基于FPGA的AMI/HDB3编码器
浏览：84
5星 · 资源好评率100%
本设计是在Quartus ii开发环境下采用VHDL语言实现的AMI/HDB3编码器课程设计。 之前做的EDA课设，附带废话连篇报告
VHDL语言描述8-3优先编码器
浏览：77
VHDL语言编辑的8-3优先编码器，可以用它来构成16-4编码器
VHDL的八三优先编码器的设计
浏览：99
4星 · 用户满意度95%
EDA软件仿真八三优先编码器，学习采用VHDL设计8-3编码器，并使用MAX+plus Ⅱ进行仿真。
74148优先编码器真值表.doc
浏览：104
5星 · 资源好评率100%
74LS148优先编码器设计方法
Quartus_II部分实例_quartusII_quartus_QuartusII--部分实例_quartus译码器_quar
浏览：167
5星 · 资源好评率100%
38译码器，D触发器，全加器，计数器，抢答器，优先编码器，111序列检测器，并行输入转串行输出
3-8译码器verilog 代码
浏览：183
4星 · 用户满意度95%
eda入门级设计，本实例是3-8译码器verilog 代码，可综合！
FPGA课程设计——8位优先编码器.zip
浏览：154
FPGA课程设计——8位优先编码器.zip
基于FPGA的RS编码器的设计与实现
浏览：68
本文讲述的是基于FPGA的RS编码器的设计与实现。
基于FPGA的曼彻斯特编码器的设计
浏览：19
对FPGA和曼彻斯特编码相关原理进行概述，尤其是航空数据总线MIL-STD-1553B。其次是对其系统组成的介绍，本次设计主要包括两大部分，并串转换器、曼彻斯特编码器。最后着重讲述该系统在quartusⅡ 软件下的运行和仿真
基于FPGA的编码器的研制.pdf
浏览：127
基于FPGA的编码器的研制.pdf
基于FPGA的IRIG-B编码器的设计
浏览：26
利用FPGA和M12T授时型GPS内核构成的IRIG-B编码模块采用M12T的100 pps信号触发IRIG-B编码器，使得编码输出的每个码元上升沿均与GPS模块严格一致，每个码元间隔严格相等，而且每个码元的上升沿均可作为同步参考点。利用FPGA的并发处理能力，使得系统实时性好。本文介绍的基于查找表的B码编码方法和通过查找表的数字调制方法具有占用资源小，设计简单，调制输出高次谐波小，信号边沿稳定等
基于FPGA的IRIG-B编码器实现
浏览：125
5星 · 资源好评率100%
我国靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准。B码是一种串行的时间格式．分为直流码(DC码)和交流码(AC码)两种，其格式和码元定时在文献中有详细描述。本文介绍一种基于FPGA并执行IRIG-B标准的AC／DC编码技术，与基于MCU或者DSP和数字逻辑电路实现的编码方法相比，该技术可以大大降低系统的设计难度
基于FPGA的LDPC编码器设计.pdf
浏览：120
基于FPGA的LDPC编码器设计.pdf
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zuopupu
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
中国生物医学文献数据库(CBMdisc)使用方法与技巧-(2).pdf
企业网站改版方案.doc
传统企业如何应对互联网时代(职场经验).doc
光纤内脉冲信号传输仿真(包含matlab程序).doc
全国2013年1月自学考试软件开发工具试题.doc
BC26-NB模块发送传感器数据.zip
BC26-串口1-RS485传感器透传.zip
全国cad大赛试题.doc
全国计算机等级考试二级C语言笔试试题及答案(4-选择题).doc
医用多远统计学-logistic回归.pdf
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
