DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁

XAPP709 (v2.0) 2006 年 10 月 27 日 www.xilinx.com/cn 1

© 2004–2006 Xilinx, Inc. All rights reserved. All Xilinx trademarks, registered trademarks, patents, and further disclaimers are as listed at http://www.xilinx.com/legal.htm. All

other trademarks and registered trademarks are the property of their respective owners. All specifications are subject to change without notice.

may require for your implementation. Xilinx expressly disclaims any warranty whatsoever with respect to the adequacy of the implementation, including but not limited to any

warranties or representations that this implementation is free from claims of infringement and any implied warranties of merchantability or fitness for a particular purpose.

提要 本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。

该实现运用了直接时钟控制技术来实现数据采集，并采用自动校准电路来调整数据线上的延

/。DDR SDRAM 规范刊载在参考文件

JESD79E 下的 JEDEC 文档。

DDR SDRAM 器件是硅片存储器资源，现在最经常用于各种系统，包括从消费产品到视频系统

的各类应用。DDR SDRAM 器件的频率高达 200 MHz 或 DDR400。DRAM 可以使用器件或模

块的配置。

DDR 控制器命令

表1 所示为控制器发出的命令。这些命令通过使用下列控制信号传输到存储器：

• 行地址选择 (RAS

)

• 列地址选择 (CAS

应用指南： Virtex-4 系列

XAPP709 (v2.0) 2006 年 10 月 27 日

使用 Virtex-4 FPGA 器件实现

DDR SDRAM 控制器

作者： Rich Chiu

R

Activate Row)

2 www.xilinx.com/cn XAPP709 (v2.0) 2006 年 10 月 27 日

DDR SDRAM 描述

命令功能

模式寄存器 (Mode Register)

模式寄存器用于定义 DDR SDRAM 特定的运行模式，包括突发长度 (burst length)、突发类型、

CAS 延迟 (CAS latency) 和运行模式的选择。图1 所示为此控制器所用的模式寄存器的功能。

DDR400 的模式寄存器定义

DDR SDRAM 描述

XAPP709 (v2.0) 2006 年 10 月 27 日 www.xilinx.com/cn 3

块在 Virtex-4 输入延迟模块中选择正确的 tap 数量。数据通路模块使用存储器在此虚读命令周

期发出的数据选通脉冲 (DQS) 来确定输入的 DQS 和内部系统时钟 (CLK0) 之间的关系。数据通

DDR400 的扩展模式寄存器

Board Level

FPGA Design

(handled by

the controller)

4 www.xilinx.com/cn XAPP709 (v2.0) 2006 年 10 月 27 日

DDR SDRAM 描述

DDR SDRAM 描述

XAPP709 (v2.0) 2006 年 10 月 27 日 www.xilinx.com/cn 5