没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
RAM搭建的异步FIFO verilog代码
RAM搭建的异步FIFO verilog代码
共2个文件
zip:2个
FIFO
Verilog
需积分: 50
20 下载量
126 浏览量
2021-08-06
17:29:15
上传
评论
4
收藏
300KB
ZIP
举报
温馨提示
立即下载
使用RAM搭建的异步FIFO verilog代码、与Xilinx IP放在一起仿真对比,对比结果一致
资源推荐
资源详情
资源评论
异步FIFO 伪随机序列 伽罗华域GF(q)乘法器 积分梳状滤波器(CIC)等Verilog实例程序代码合集(9例).zip
浏览:115
5星 · 资源好评率100%
异步FIFO 伪随机序列 伽罗华域GF(q)乘法器 积分梳状滤波器(CIC)等Verilog实例程序代码合集(9例): CORDIC数字计算机的设计 RS(204,188)译码器的设计 伪随机序列应用设计 伽罗华域GF(q)乘法器设计 常用乘法器设计 常用加法器设计 异步FIFO设计 积分梳状滤波器(CIC)设计 除法器设计 // FIFO顶层模块 module async_fifo (rdat
基于Verilog的异步FIFO设计
浏览:186
5星 · 资源好评率100%
本设计是基于Verilog的异步FIFO的设计,所需的RAM由IP core例化而来,不是自己设计的,因而时序性要好。同时读写位宽不一样。写位宽为8bit,读位宽为32bit。
异步FIFO的Verilog实现
浏览:137
使用verilog语言在modelsim下实现异步FIFO的功能,进行功仿,没有问题
异步FIFO verilog代码
浏览:127
5星 · 资源好评率100%
Verilong代码编写的异步FIFO,modelsim仿真通uo
FIFO的verilog代码
浏览:17
FIFO的verilog代码,数字设计必会! 包含了测试模块。 居家毕设,必备良药!
异步FIFO控制器的verilog实现
浏览:199
数字设计中经常设计到跨时钟域同步的问题,其中最为广泛采用的方法就是异步fifo实现多数据同步,文档里提供了一种实现方法。
双口RAM与异步FIFO设计
浏览:34
本资源是双口 RAM 与异步 FIFO 的设计文件与仿真激励文件,使用 Verilog 语言设计(可综合风格),通过修改 parameter 参数实现不同深度和数据位宽的异步 FIFO。FIFO 读写指针采用格雷码编码,读写指针进行跨时钟域...
Altera FIFO开发资料
浏览:184
5星 · 资源好评率100%
基于VerilogHDL的异步FIFO设计与实现.pdf 异步FIFO亚稳态问题.doc 异步FIFO结构.pdf 异步FIFO结构及FPGA设计.pdf 怎样对FIFO、RAM读写.doc 读写数据宽度不同的异步FIFO设计.PDF 高速异步FIFO的实现.pdf
基于异步FIFO实现不同时钟域间数据传递的设计
浏览:129
本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词:异步FIFO;时钟域;Verilog引言当今集成电路设计的主导思想之一就是设计同步化,即对...
ASFIFO_DUALRAM
浏览:149
Cummings 文章里面的关于异步FIFO 采用格雷码进行双口RAM进行数据的读写 verilog 自己使用过了 很不错 对于不采用Ip 资源来说这个模块代码对于理解异步FIFO解决亚稳态很有意义
异步FIFO及verilog原码
浏览:145
异 步 FIFO 及 verilog 原 码
异步FIFO硬件实现代码
浏览:21
异步FIFO硬件实现代码 异步FIFO硬件实现代码 异步FIFO硬件实现代码
verilog写的异步FIFO_FIFO verilog_verilog hdl
浏览:21
异步FIFO的Verilog实现,已经建立好仿真平台,使用modelsim仿真可以直接查看仿真波形
异步多时钟FIFO测试verilog代码
浏览:69
4星 · 用户满意度95%
对应于异步多时钟FIFO的testbench文件。
fifo.rar_fifo verilog_异步FIFO_异步FIFO verilog_异步fifo verilog
浏览:157
基于verilog的异步fifo设计,仿真效果良好
36个Verilog设计基础代码移位寄存器编码器加法减法器分频器计数器逻辑源码Quartus工程文件合集.zip
浏览:77
5星 · 资源好评率100%
36个Verilog设计基础代码移位寄存器编码器加法减法器分频器计数器逻辑源码Quartus工程文件合集, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 38decoder 4位串入串出...
数字ic超全面基础知识(适用于短时间内建立知识框架)
浏览:83
超全的数字ic设计基础知识,包括4大模块,典型电路、基础知识、模拟题、语法。...典型电路包括边沿检测、单双端口RAM、异步FIFO等。模拟题共有7套,为各大厂的历年题目。语法包括verilog语法和sv语法。
FPGA面试基础知识点.docx
浏览:135
14. 异步FIFO为什么用格雷码 5 15. 时序约束的概念和基本策略? 5 16. 附加约束的作用? 6 17. 锁存器(latch)和触发器(flip-flop)区别? 6 18. FPGA 芯片内有哪两种存储器资源? 6 19. 什么是时钟抖动? 6 ...
fifo.rar_fifo_异步 fifo_异步FIFO_异步FIFO verilog
浏览:142
基于verilog的fifo异步实现的源代码和分析。
FPGA+verilog+同步FIFO与异步FIFO+初学
浏览:177
FPGA+verilog+同步FIFO与异步FIFO+初学
ALTERA FIFO IP核使用verilog代码
浏览:104
FIFO,在FPGA中是一种非常基本,使用非常广泛的模块。FPGA高手可能觉得不值一提,但对于像我这样的新手,有时却是个大问题,弄了一个多月,总算有所进展,希望把自己的一些总结写下来,一方面希望对其他入门者有所帮助,另一方面希望看到的高手们批评指正。
同步异步FIFO设计代码
浏览:25
5星 · 资源好评率100%
同步异步FIFO设计代码,非常详细。
FIFO基本原理及verilog代码
浏览:197
FIFO基本原理及verilog代码 FIFO , verilog , 代码 , 原理 , 源代码及测试代码
FIFO verilog altera ip使用代码
浏览:43
4星 · 用户满意度95%
详细的FIFO verilog altera ip核的使用代码,包括单时钟和双时钟
FIFO_Buffer.rar_FIFO verilog_fifo buffer_verilog fifo_异步FIFO_时序
浏览:59
同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序,erilog编写~具有较强的参考价值~
简易异步FIFO代码及testbench
浏览:180
5星 · 资源好评率100%
简易异步FIFO代码及testbench,满足基本FIFO要求,简单实用
收起资源包目录
Desktop.zip
(2个子文件)
sync_fifo_ip_test.zip
98KB
async_fifo_ip_test.zip
215KB
共 2 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
请叫我小黑
粉丝: 27
资源:
58
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
FANUC机器人初始化系统的基本方法和步骤.docx
液体混合控制123.smart
tcp/ip 实验,临时上传
艾默生PAC System3i PLC系列与其它设备TCP/IP通讯教程(不用其它网关,直接通讯,实用)
电力场景遥感数电杆塔检测数据集VOC+YOLO格式400张1类别.7z
九宫格数独游戏入门初级高级骨灰级完美.docx
网件 WG111 V3 网卡Windows10 /11 64位驱动
母亲节快乐的python编程代码四组.txt
母亲节快乐的python编程代码四组.zip
九宫格数独游戏入门初级高级骨灰级完美.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功