没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
简易异步FIFO代码及testbench
简易异步FIFO代码及testbench
共2个文件
v：2个
5星
· 超过95%的资源
需积分: 49
193 下载量
189 浏览量
2009-09-16
23:01:09
上传
评论
6
收藏
917B
RAR
举报
温馨提示
立即下载
简易异步FIFO代码及testbench，满足基本FIFO要求，简单实用
资源推荐
资源详情
资源评论
FIFO代码以及对应的testbench
浏览：79
5星 · 资源好评率100%
这个是vivado写的Verilog代码，主要是实现FIFO的功能，还有一些是自己的测试testbench
同步FIFO代码和testbench
浏览：140
此代码是同步FIFO的Verilog源代码，经上板测试是没有问题的，请大家放心使用
异步FIFO源代码
浏览：83
异步FIFO，跨时钟通信必备，完整代码verilog版本.......
异步FIFO Verilog源码与testbench
浏览：144
3星 · 编辑精心推荐
网上有很多关于同步FIFO和异步FIFO的源码，个人觉得不易理解，故上传本人最近写的源码，与大家一起分享
一种异步fifo实现方式
浏览：155
3星 · 编辑精心推荐
实现一种异步FIFO的方式 比较常用的实现方式
异步fifo的verilog实现
浏览：92
该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有testbench。
异步FIFO verilog代码
浏览：40
5星 · 资源好评率100%
Verilong代码编写的异步FIFO，modelsim仿真通uo
异步FIFO结构
浏览：95
异步FIFO结构
异步fifo时序原理
浏览：8
5星 · 资源好评率100%
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序要求变得宽松，也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。
异步fifo和同步fifo
浏览：13
fifo在ic设计的时候非常常用，尤其是在一些大型的设计中
FPGA 异步FIFO vivado工程代码 两种读取模式 含testbench
浏览：46
自编异步FIFO，有normal和show-ahead两种模式，testbench仿真结果与xilinx IP一致。
异步FIFO硬件实现代码
浏览：14
异步FIFO硬件实现代码 异步FIFO硬件实现代码 异步FIFO硬件实现代码
异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件
浏览：83
4星 · 用户满意度95%
博文【异步FIFO的设计和功能验证】的源码，包含异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件
同步异步FIFO设计代码
浏览：126
5星 · 资源好评率100%
同步异步FIFO设计代码，非常详细。
异步复位，同步释放verilog代码 含仿真testbench
浏览：74
异步复位，同步释放
异步FIFO解决方案
浏览：173
跨时钟域FIFO读写空、满信号产生解析，有部分参考代码
uart verilog源码与testbench
浏览：159
3星 · 编辑精心推荐
简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码
[经典英文资料] 两种异步FIFO结构（含电路结构原理图，verilog代码，测试程序）.rar
浏览：99
当年的获奖论文啊，公认的经典 经典英文 CummingsSNUG2002SJ_FIFO1.pdf
异步FIFO设计的仿真和综合
浏览：183
5星 · 资源好评率100%
很经典，深入的FPGA FIFO设计资料，包括原理、设计框图，深入研究FIFO必备
同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码).doc
浏览：126
同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码)
Verilog实现的异步FIFO
浏览：63
Verilog实现的异步FIFO，不调用IP核，两级寄存器实现读写指针的同步，地址采用格雷码形式防止亚稳态
异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形
浏览：90
5星 · 资源好评率100%
异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形，已经测试过了，已经测试过了，欢迎下载，收取大家2个财富值，希望大家多多包涵，自己的csdn账号也没有财富值了。
fifo读写的verilog代码
浏览：178
5星 · 资源好评率100%
自己编写的一个fifo的verilog代码
用testbench仿真
浏览：169
用testbench仿真
verilog设计仿真
浏览：17
verilog设计与仿真教程，verilog是FPGA的硬件描述语言。
异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）
浏览：171
异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）
直接可用的异步FIFO verilog代码，以及相应的详细文档
浏览：115
直接可用的异步FIFO verilog代码，以及相应的详细文档
FIFO异步设计，包括原理说明和代码分析
浏览：14
FIFO异步设计，包括原理说明和代码分析
异步多时钟FIFO测试verilog代码
浏览：6
4星 · 用户满意度95%
对应于异步多时钟FIFO的testbench文件。
RAM搭建的异步FIFO verilog代码
浏览：107
使用RAM搭建的异步FIFO verilog代码、与Xilinx IP放在一起仿真对比，对比结果一致
收起资源包目录
FIFO代码及testbench.rar
（2个子文件）
beh_fifo.v
1KB
beh_fifo_tb.v
705B
共 2 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
Uihsvi
2013-10-09
唉，我需要的是systemc实现的异步fifo，下来看看这个又不是。
仰望Linux
2015-05-28
下载下来参考一下
追光的男孩
2016-03-19
不错 有值得借鉴的地方
qq_18371507
2015-05-24
很有帮助，可以看懂
az514k
2017-10-01
下来参考参考
1
2
3
前往
页
ywwang123
粉丝: 0
资源:
9
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
stream.html
函数式编程.md
游戏2d-1
基于Vue和Node.js的MongoDB校园二手信息发布平台设计源码
管理系统源码.zip0001
基于Python的推箱子游戏设计源码
python爬虫介绍00001
基于SpringCloud和Vue的企业后台管理系统设计源码
基于Matlab的P-CNN姿态基础CNN特征动作识别设计源码
基于SSM框架的垃圾分类管理系统设计源码
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
- 1
- 2
- 3
前往页