没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
伪随机数的生成
伪随机数的生成
伪随机数
需积分: 14
4 下载量
15 浏览量
2013-10-16
13:31:06
上传
评论
收藏
1KB
M
举报
温馨提示
立即下载
可以生成0-1之间的均匀分布的伪随机数,供大家参考学习。
资源推荐
资源评论
PRNG(伪随机数生成器)
浏览:126
用于在VB / VBScript / ASP页中创建随机数的ActiveX控件
基于3-DES算法的伪随机数生成器
浏览:91
这是一个随机数生成软件,可以随机生成指定书目的随机数,而不重复
各类伪随机数发生器
浏览:199
包括三个文件:一个.cpp文件产生0-1均匀随机数,包括C自带的随机数发生器和改进的混沌随机数发生器;另一个.cpp文件产生常见的正态分布随机数、柯西分布随机数和指数分布随机数等;最后一个txt文件给了几篇关于随机数品质检验相关的参考文献,有兴趣进一步钻研的可以下载阅读。程序均已调试通过。有需要的朋友可以下载参考。
randoma是用户友好的伪随机数生成器PRNG
浏览:76
randoma 是用户友好的伪随机数生成器(PRNG)
伪随机序列的产生c语言和verilog实现
浏览:108
5星 · 资源好评率100%
伪随机序列的产生c语言和verilog实现,原理和特性里面都有所介绍,可以直接方便的参考,代码本人撰写完成;没任何问题!
verilog产生随机码
浏览:34
简单的小程序,用以为寄存器产生伪随机码。有仿真图,verilog编写。
C++斐波那契数列产生均匀分布位伪随机数
浏览:85
3星 · 编辑精心推荐
斐波那契数列产生均匀分布的伪随机数比rand()产生的伪随机数经过蒙特卡洛方法检验,均匀性和随机性更好。
DES算法要求有一个可信任的随机数源
浏览:183
NULL 博文链接:https://starbhhc.iteye.com/blog/1904073
FPGA实现的伪随机序列码发生器
浏览:10
4星 · 用户满意度95%
一个用verilog写的伪随机发生器~~供大家参考~~
verilog编写的伪随机序列发生器
浏览:107
此程序是用verilog语言实现的伪随机序列,程序里面对同步字节、数据包、数据帧都有说明,使得程序明白易懂。 此程序是用verilog语言实现的伪随机序列,程序里面对同步字节、数据包、数据帧都有说明,使得程序明白易懂。
随机数的生成
浏览:188
混合同余法生成随机数 C语言生成离散分布的原理及程序实现 两点分布和二项分布 C语言生成连续型随机变量 以正态分布为例
随机数生成
浏览:26
随机数生成
伪随机序列发生器 verilog
浏览:125
4星 · 用户满意度95%
伪随机序列 发生器 verilog quartus仿真,带ROM模块
伪随机数生成器LSFR与RC4流加密
浏览:73
4星 · 用户满意度95%
全部代码放在一个CPP中,没有分开 LSFR根据系统时间为种子,利用反馈移位寄存器实现,其中f函数为第1、5、6、7位的异或。
伪随机序列verilog程序
浏览:192
生成伪随机序列的verilog代码,可以通过Modelsim仿真。
伪随机数产生的verilog文件
浏览:86
4星 · 用户满意度95%
伪随机数产生的verilog文件 LFSR
伪随机码生成器的verilog代码,包含测试程序
浏览:134
4星 · 用户满意度95%
文档为8位的伪随机码生成器的verilog代码,包含测试程序,仿真时没有问题的,已经验证过,可以下载下来,学习使用。
Vivado 随机序列产生工程
浏览:56
使用最新版本的Vivado2016.4工具,实现了随机序列的产生。其中包括源代码,仿真文件,以及仿真结果。以及实现的最终应用
0-999随机数_quartus随机数_vhdl_随机数生成器_随机数电路_随机数_
浏览:94
5星 · 资源好评率100%
1. 设计并实现一个随机数生成电路,每2秒随机生成一个0~999之间的数字,并在数码管上显示生成的随机数。2. 为系统设置一个复位键,复位后数码管显示“000”,2秒后再开始每2秒生成并显示随机数,要求使用按键复位。
生成随机数
浏览:22
里面包含一个可以生成16位纯数字型的随机数和一个生成一个16位的数字和字母的随机数
N位随机数的生成
浏览:110
N位随机数 源码 可运行 java版 适合新手
生成随机数.c
浏览:46
生成随机数.c
Qt 5实现串口调试助手 (源工程文件、0积分下载)
浏览:89
5星 · 资源好评率100%
基于Qt 5实现串口调试助手,程序仅供参考,修改了之前十六进制接收0xA0--0xFF有误的问题,新增了窗口自适应(ui文件设置栅格),文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
浏览:30
5星 · 资源好评率100%
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下: 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
naixinlin
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
SQLQuery1_实验7.sql
母亲节快乐python14-条件判断结合比较运算符.ev4.rar
母亲节快乐python-12-函数的定义和函数的调用.ev4.rar
v-13-全局变量和局部变量.ev4.rar
C#窗体自适应代码Windform
学习学习学习学习学习学习学习学习
环形数组CircleBuffer.zip
ASP.NET Core 8 MVC 基于Redis搭建高并发抽奖模块
图片隐写Steganalysis-LSB.zip
卡通海洋0.0.5 凑11
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功