下载 >  课程资源 >  专业指导 > 伪随机数产生的verilog文件

伪随机数产生的verilog文件 评分:

伪随机数产生的verilog文件 LFSR
2008-10-30 上传大小:2KB
立即下载 开通VIP
分享
收藏 举报

评论 共13条

maollm20074117 还不错,试试
2019-02-10
回复
sunjinao 简单易懂,不过代码写的一般,效率不高
2017-08-26
回复
u014556728 综合的有问题啊
2014-05-04
回复
why_900109 随机数范围可配置,2位到32位。但是代码不能综合。
2014-03-04
回复
whosay1992 简单明了!和书上介绍的一样,谢谢分享!
2014-01-02
回复
onlywwp 简单易懂,不过代码写的一般,效率不高
2012-12-14
回复
floraat09me 可以用,但有点复杂了。。
2012-12-08
回复
liuchun31127 里面两行代码没看明白。。。
2012-10-22
回复
xuyang910826 还不错,如果要求不高可以用简单的方法
2012-09-14
回复
boarbing 怎么用不了啊!!!没有输出结果!!!
2012-09-09
回复
Verilog $random用法 随机数
Verilog语言中产生随机数的方法
总结verilog产生随机数的$random和seed
FPGA篇(二) Verilog语言中产生随机数的方法(转)
Verilog 之 LFSR伪随机数
verilog产生高斯随机数

利用移位寄存器产生均匀随机数,再利用Box-Muller产生高斯随机数。

立即下载
Verilog 之随机波形产生-可综合
产生伪随机数两种常用算法
伪随机码生成器的verilog代码,包含测试程序

文档为8位的伪随机码生成器的verilog代码,包含测试程序,仿真时没有问题的,已经验证过,可以下载下来,学习使用。

立即下载
DDS产生正弦波(AD9833)的原理设计方法

AD9833的使用方法,及原理,方便大家使用此芯片产生正弦波及各种不同的波形

立即下载
verilog编写的伪随机序列发生器

此程序是用verilog语言实现的伪随机序列,程序里面对同步字节、数据包、数据帧都有说明,使得程序明白易懂。

立即下载
基于ISE14.7中的RAM模块IP核,采用Verilog,全面了解RAM工作原理

1,实现双口RAM,完全掌握调用IP核的流程; 2,深入了解RAM,模拟1450字节数据,然后写入RAM,完成测试; 3,完成RAM读写测试,数据“顺序”输出。

立即下载
FPGA(波形完美方波)Verilog hdl产生任意频率,占空比pwm

()文中提到的帅某就是本人) 本代码完美产生方波!频率,占空比任意调节! 具体移植过程: 1.下载文档,解压。 2.把文档放在没有中文目录下的文件夹内:如D:\Study\FPGAspriment。 出现中文路径报错! 3.pwm1->par->pwm.qpf(即工程) 4.修改文中period(分屏参数),pulse_width(占空比参数,<=period) 即可修改任意频率,占空比。 5.点击引脚分配,修改引脚。(clk为fpga时钟,out为输出引脚,reset_n为 复位引脚) 6.编译工程,下载验证。 注:本代码完美产生方波信号,附上2张图片,为本设计 -——50m

立即下载
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已验证)

FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你自己加进去就行了(Quartus里面有这个模块)。我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵

立即下载
用matlab产生FPGA中的ROM所需要的正弦数据波形

在FPGA编程中当要调用ROM IP核的时候,需要给ROM指定一个初始数据文件。当ROM的容量很大的时候,不可能手动输入。需要借助matlab生成相应的存储文件。附件是其matlab代码,可以生成相应格式的.mif文件。

立即下载
rand产生正态随机数 并检测

在matlab中,rand函数可以产生伪随机数,请利用rand函数产生的伪随机数编写程序,产生正态分布的随机数。并检验其正态性。

立即下载
伪随机M序列发生器的vhdl代码及说明

伪随机M序列发生器的vhdl代码和原理的文档说明

立即下载
如何编写verilog测试文件

介绍了verilog testbench的基本写法和一些技巧,对于初学者是很有帮助的。

立即下载
基于Verilog的蜂鸣器播放《纸短情长》音乐

基于EP4CE6F17C8芯片,ROM中加载了《纸短情长》的部分音乐

立即下载
delphi生成随机数

delphi产生随机数2009-07-27 18:58//用delphi产生不重复的随机数 ****************************************************************************************** var aa : array[1..36] of string[2]; //aa数组为需要随机排列的数组,{先把1..36按顺序给aa数组赋值} procedure TForm1.FormCreate(Sender: TObject); var i:integer; begin for i:=1 to 36 do beg

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

伪随机数产生的verilog文件

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: