sbd_sqrt_fp_latest.tar.gz

开平方 VERILOG实现，供参考学习

rv01_riscv_core_latest.tar.gz

RSIC V VHDL，IP核，供参考学习使用

pipelined_fft_128_latest.tar.gz

128 pipline实现FFT，用VERILOG语言包含测试用例，供参考学习使用

fpu_latest.tar.gz

FPU VERILOG IP核。开发文档

firewire_latest.tar.gz

IEEE1394 FIREwire IP Verilog 供参考学习

CAN-IP-Verilog

CAN IP核核说明文档，供参考学习使用。

uart_16550

uart_16550，VHDL语言，供参考学习使用

8051_IP.tar.gz

• 8-bit CPU optimized for control applications • Exstensive Boolean processing (single-bit logic) capabilities • 64K Program Memory address space • 64K Data Memory address space • up to 4K bytes of on-chip Program Memory • 128 bytes of on-chip Data RAM • 32 bidirectional and individually adressable I/O lines • Two 16-bit timer/counters • 6-source/5-vector interrupt structure with two priority levels

GPS接收机的灵敏度分析.zip

GPS接收机的灵敏度分析，

atmega128-中文版-中文版.zip

atmega128-中文版-中文版手册，很不错，和英文的一样。看起来方便。