XILINX的DDR3读写控制器
读写数据长度为128bit,突发长度256 DDR3读写模块,仲裁模块 FIFO写数据缓存,FIFO写命令缓存,FIFO读命令缓存,FIFO读数据缓存 USER写接口模块,USER读接口模块
0
450
200.07MB
2023-04-15
0